对于D触发器，输入D=1，CP脉冲作用后，触发器的次态应为计数功能。
对于D触发器，输入D=1，CP脉冲作用后，触发器的次态应为计数功能。
参考答案和解析
错误
相关考题：
由两个主从型JK触发器组成的逻辑电路如图a）所示，设Q1、Q2的初始态是00，已知输入信号A和脉冲信号CP的波形如图b）所示，当第二个CP脉冲作用后，Q1Q2将变为（ ）。A．11B．10C．01D．保持00不变
由两个主从型JK触发器组成的逻辑电路如图a)所示，设Q1、Q2的初始态是0、0， 已知输入信号A和脉冲信号CP的波形，如图b)所示，当第二个CP脉冲作用后，Q1、Q2将变为：A. 1、1B. 1、0C. 0、1D.保持0、0不变
由两个主从型JK触发器组成的电路如图（a）所示，设Q1、Q2的初始态是00，已知输入信号A和脉冲信号CP的波形，如图（b）所示，当第一个CP脉冲作用后，输出将为（ ）。A．00B．01C．10D．11
下列说法不正确的是( )。A.JK触发器是在CP脉冲下降沿触发，触发后的触发器状态取决于CP脉冲下降沿前一刻的J、K值，服从JK触发器的真值表或特性方程B.C.JK触发器和D触发器可以转换为T触发器D.T触发器当输入端T=O时，每来一个CP脉冲触发，触发器的状态就改变一次
若R和S为两个输入端，下面是同步触发器说法正确的是（）。A、在CP=1期间，如R=0、S=1，触发器为“1”态B、在CP=1期间，如R=1、S=0，触发器为“0”态C、在CP=1期间，如R=0、S=0，触发器保持原状态D、在CP=1期间，如R=1、S=0，触发器为“1”态E、在CP=1期间，如R=0、S=1，触发器为“0”态
如果计数器的计数脉冲不是同时加到所有触发器的计数输入端，而只加到最低位触发器的计数输入端，其他各级触发器则由相邻的低位触发器来触发，这时计数器称为（）。A、同步计数器；B、异步计数器；C、可逆计数器；D、步计数器。
判断题D触发器在CP端脉冲作用后，其输出Qn+1=D。A对B错