触发器在D=1时,输入一个CP脉冲,其逻辑功能是()。A、置1B、清0C、L保持D、翻转

触发器在D=1时,输入一个CP脉冲,其逻辑功能是()。

  • A、置1
  • B、清0
  • C、L保持
  • D、翻转

相关考题:

RS触发器在CP脉冲的作用下,根据输入信号RS,可以:() A、保持B、置0C、置1D、翻转

对于JK触发器,输入J=0、K=1,CP脉冲作用后,触发器的应为()A、0B、1C、可能是0,也可能是1D、与有关

逻辑电路中,在CP操作下,凡是具有()和()功能的电路,都称为D型触发器。

同步时序逻辑电路中各触发器的时钟脉冲CP是同一个信号。 此题为判断题(对,错)。

由两个主从型JK触发器组成的逻辑电路如图a)所示,设Q1、Q2的初始态是00,已知输入信号A和脉冲信号CP的波形如图b)所示,当第二个CP脉冲作用后,Q1Q2将变为(  )。A.11B.10C.01D.保持00不变

由两个主从型JK触发器组成的电路如图(a)所示,设Q1、Q2的初始态是00,已知输入信号A和脉冲信号CP的波形,如图(b)所示,当第一个CP脉冲作用后,输出将为(  )。A.00B.01C.10D.11

图示逻辑电路,当A=1,B=0时,则CP脉冲来到后D触发器状态是(  )。 A. 保持原状态 B. 具有计数功能 C. 置“0” D. 置“1”

图所示逻辑电路,当A=0,B=1时,CP脉冲到来后D触发器(  )。A.保持原状态B.置0C.置1D.具有计数功能

下列说法不正确的是( )。A.JK触发器是在CP脉冲下降沿触发,触发后的触发器状态取决于CP脉冲下降沿前一刻的J、K值,服从JK触发器的真值表或特性方程B.C.JK触发器和D触发器可以转换为T触发器D.T触发器当输入端T=O时,每来一个CP脉冲触发,触发器的状态就改变一次

D触发器在D=1时,输入一个CP脉冲,其逻辑功能是()。A.置1B.清0C.保持D.翻转

在触发器中,()端称为时钻脉冲输入端,输入控制信号,又称控制脉冲。

同步时序电路其状态的改变受同一个时钟脉冲控制,各个触发器的CP信号都是输入时钟脉冲。

同步时序逻辑电路中各触发器的时钟脉冲CP是同一个信号。

D触发器在CP端脉冲作用后,其输出Qn+1=D。

时序逻辑电路的波形图是()。A、各个触发器的输出随时钟脉冲变化的波形B、各个触发器的输入随时钟脉冲变化的波形C、各个门电路的输出随时钟脉冲变化的波形D、各个门的输入随时钟脉冲变化的波形

由D触发器转换成的T触发器其输出状态是在CP脉冲的()时变化。A、下降沿到来B、上升沿到来C、低电平D、高电平

主从JK触发器,当()时,不论原态如何,每来一个CP脉冲触发器状态都要翻转一次。

在一个CP脉冲作用下,引起触发器两次或多次翻转的现象称为触发器的(),触发方式为()式或()式的触发器不会出现这种现象。

已知Q3Q2Q1Q0是同步十进制计数器的触发器输出,若以Q3作进位,则其周期和脉冲宽度是()。A、10个CP脉冲,正脉冲宽度为1个CP周期B、10个CP脉冲,正脉冲宽度为2个CP周期C、10个CP脉冲,正脉冲宽度为4个CP周期D、10个CP脉冲,正脉冲宽度为8个CP周期

D触发器的逻辑功能是:CP脉冲触发有效时()。

正边沿触发器在()时,输出端的逻辑状态会发生改变(即触发有效)。A、输入逻辑电平改变B、CP脉冲从低电平变成高电平C、CP脉冲从高电平变成低电平D、高电平

T触发器的特点是:每输入一个时钟脉冲,就得到一个输出脉冲。

由4个D触发器构成的环形计数器的最高位Q3应与()相连。A、最高输入端D3B、最高脉冲端CP3C、最低脉冲端CP0D、最低输入端D0

判断题同步时序逻辑电路中各触发器的时钟脉冲CP不一定相同。A对B错

单选题由D触发器转换成的T触发器其输出状态是在CP脉冲的()时变化。A下降沿到来B上升沿到来C低电平D高电平

判断题D触发器在CP端脉冲作用后,其输出Qn+1=D。A对B错

单选题已知Q3Q2Q1Q0是同步十进制计数器的触发器输出,若以Q3作进位,则其周期和脉冲宽度是()。A10个CP脉冲,正脉冲宽度为1个CP周期B10个CP脉冲,正脉冲宽度为2个CP周期C10个CP脉冲,正脉冲宽度为4个CP周期D10个CP脉冲,正脉冲宽度为8个CP周期