4、某存储器地址线总共10根,采用重合法译码驱动方式,设X地址译码器上接入3根地址线,Y地址译码器上接入7根地址线,则此存储器内部构成一个________存储单元矩阵。A.9×49B.21×21C.8×128D.49×49

4、某存储器地址线总共10根,采用重合法译码驱动方式,设X地址译码器上接入3根地址线,Y地址译码器上接入7根地址线,则此存储器内部构成一个________存储单元矩阵。

A.9×49

B.21×21

C.8×128

D.49×49


参考答案和解析
8×128

相关考题:

主存储器不包含的部件是() A、地址译码器B、读写电路C、地址寄存器D、标志寄存器

在单译码结构中,地址输入线n=4,经地址译码器译码,可译出( )个状态。A.4B.12C.16D.20

在MCS-51中,为实现P0口线的数据和低位地址复用,应使用()。A.地址锁存器B.地址寄存器C.地址缓冲器D.地址译码器

下面说法中正确的是()。A、部分译码方式时,存储器芯片中的一个存储单元有唯一地址。B、线选方式时存储器芯片中的一个存储单元有多个地址。地址不可能不连续。需要译码。C、全译码方式是指存储器芯片中的每一个存储单元对应一个唯一的地址。D、DMA方式与中断方式传输数据的方法是一样的。

在现行PC机中,常用存储器地址线中的低10位作输入/输出口地址线。设某接口芯片内部有16个端口,该接口芯片的片选信号由地址译码器产生,则地址译码器的输入地址线一般应为( )。A.全部10位地址线B.其中的高8位地址线C.其中的高6位地址线D.其中的高4位地址线

在现行PC机中,常用存储器地址线专的低10位作输入输出口地址线。设某接口芯片呐部有16个端口,该接口芯片的片选信号由地址译码器产生,则地址译码器的输入地址线一般应为( )。A.全部10位地址线B.其中的高8位地址线C.其中的高6位地址线D.其中的高4位地址线

在现行PC机中,常用存储器地址线中的低10位作输入输出口地址线。设某接口芯片内部有16个端口,该接口芯片的片选信号由地址译码器产生,则地址译码器的输入地址线一般应为( )。A.其中的高8位地址线B.其中的高4位地址线,C.其中的高6位地址线D.以上都不对

某PC机有24条存储器地址线。设该系统的一个I/O芯片的有效口地址为0320H~032FH,则产生此FO芯片片选信号的译码器的输入地址线至少需要( )条。A.16条B.10条C.4条D.6条

存储器组成中,若某块存储芯片采用部分译码法,有2条地址线未使用,则该存储芯片中的每个单元有A.1个地址号B.2个地址号C.3个地址号D.4个地址号

有一微机系统,采用CPU的低10位地址线A0~A9作为输入输出口的地址线,系统中接口芯片内部有16个端口地址,该接口芯片的片选信号由地址译码器产生,则地址译码器的输入地址线一般应为()。A.A5~A9B.A4~A9C.A2~A9D.A0~A9

地址译码器的作用是根据输入的地址代码确定对应的一组存储单元的位置

有一微机系统,采用CPU的低10位地址线A0~A9作为输入输出口的地址线,系统中接口芯片内部有16个端口地址,该接口芯片的片选信号由地址译码器产生,则地址译码器的输入地址线一般应为()。A、A5~A9B、A4~A9C、A2~A9D、A0~A9

存储器与CPU进行连接时,如果使用了译码器,则译码器的输出应接到存储器的:()A、数据线B、地址线C、写选通D、片选

74L373是()A、程序存储器;B、地址锁存器;C、地址译码器;D、数据存储器。

动态存储器的刷新是按()(填行或列)进行;若存储单体的容量为64K,采用双译码且地址线平均送到两个译码器中,则刷新地址计数器的模为()。

内存地址译码器分为()译码器。A、X方向B、Y方向C、Z方向D、W方向

设某系统有20条地址线,现欲以4K×1b的RAM芯片构成64KB的存储系统,试问:需要()片这样的芯片。用全译码方式进行地址译码,参与片外译码的地址线是()条。

用2K×4位RAM构成64KB的存储系统,需要多少RAM芯片?需要多少位地址作为片外地址译码?设系统为20位地址线,采用全译码方式。

对一个存储器芯片进行片选译码时,有一个高位系统地址信号没有参加译码,则该芯片的每个存储单元占有()个存储器地址。

一个存储器芯片具有12根地址线,则它具有()个存储单元。

ROM电路由地址译码器和存储体构成,若译码器有十个地址输入线,则最多可有()个字。A、10B、102C、210D、104

MCS-51系列单片机的P0口没有锁存功能,在对外扩展存储器时,P0口和存储器的对应的口之间必须接上()A、地址译码器B、地址编码器C、地址锁存器D、总线驱动器

存储器的字线是()。A、存储体与读写电路连接的数据线。它们通过读写电路传送或接收数据寄存器的信息。一个数据寄存器的位数正好是机器字长,故称为字线B、存储器的数据线。其线数正好与数据寄存器的位数相对应C、经地址译码器译码之后的存储单元的地址线D、以上三种说法都不对

只读存储器ROM的电路结构不包含以下哪个部分()。A、存储矩阵B、地址译码器C、输出缓冲器D、光驱

单选题在存储器连线时,线片控制采用()方式时,不存在()的问题,即所分配的地址是连续的。A全译码地址重叠B线选控制地址浮动C线选控制地址重叠D全译码地址浮动

单选题主存储器不包含的部件是()A地址译码器B读写电路C地址寄存器D标志寄存器

填空题动态存储器的刷新是按()(填行或列)进行;若存储单体的容量为64K,采用双译码且地址线平均送到两个译码器中,则刷新地址计数器的模为()。

填空题对一个存储器芯片进行片选译码时,有一个高位系统地址信号没有参加译码,则该芯片的每个存储单元占有()个存储器地址。