对于边沿触发的触发器来说，其次态仅取决于CP信号为高电平或低电平期间输入端的逻辑状态。（）
对于边沿触发的触发器来说，其次态仅取决于CP信号为高电平或低电平期间输入端的逻辑状态。（）
参考答案和解析
输出状态的改变发生在时钟脉冲的边沿?要输出的状态取决于D输入?输出跟随每一个时钟脉冲的输入
相关考题：
集成触发器常用的逻辑符号中要注意异步清零端(以及异步置位端)是低电平有效还是有效;时钟端是电平触发还是()(电平触发是低电平有效还是高电平;()是上升沿有效还是下降沿有效)。主从触发器输出端有符号标示!异步清零以及异步置位优先级()。
在图示逻辑电路中，触发器的初始状态是“1”态，当RD端保持高电平，在SD端加一负脉冲时，触发器的新态是( )。A.翻转到“0”态B.保持“1”态C.先翻转到“0”，马上回到“1”态D.无规律翻转不能确定
下列说法不正确的是( )。A.JK触发器是在CP脉冲下降沿触发，触发后的触发器状态取决于CP脉冲下降沿前一刻的J、K值，服从JK触发器的真值表或特性方程B.C.JK触发器和D触发器可以转换为T触发器D.T触发器当输入端T=O时，每来一个CP脉冲触发，触发器的状态就改变一次
若R和S为两个输入端，下面是同步触发器说法正确的是（）。A、在CP=1期间，如R=0、S=1，触发器为“1”态B、在CP=1期间，如R=1、S=0，触发器为“0”态C、在CP=1期间，如R=0、S=0，触发器保持原状态D、在CP=1期间，如R=1、S=0，触发器为“1”态E、在CP=1期间，如R=0、S=1，触发器为“0”态
关于维持阻塞型D触发器说法错误的是（）。A、CP=1时，输出端的状态随着输入端的变化而变化B、CP=0时，输出端的状态随着输入端的变化而变化C、CP=1时，输出端的状态总比输入端状态变化晚一步D、边沿触发方式可以提高可靠性和抗干扰能力
单选题主从JK触发器Q的状态是在时钟脉冲CP（）发生变化。A上升沿B下降沿C高电平D低电平