集成触发器常用的逻辑符号中要注意异步清零端(以及异步置位端)是低电平有效还是有效;时钟端是电平触发还是()(电平触发是低电平有效还是高电平;()是上升沿有效还是下降沿有效)。主从触发器输出端有符号标示!异步清零以及异步置位优先级()。
集成触发器常用的逻辑符号中要注意异步清零端(以及异步置位端)是低电平有效还是有效;时钟端是电平触发还是()(电平触发是低电平有效还是高电平;()是上升沿有效还是下降沿有效)。主从触发器输出端有符号标示!异步清零以及异步置位优先级()。
相关考题：
D触发器的异步置位端SD和复位端RD都是低电平有效，要使D触发器的现态Qn为1，应满足如下条件A．SD=1、RD=0 、CP上升沿B．SD=0、RD=1 、与CP无关C．SD=1、RD=0 、与CP无关D．RD=1 、CP上升沿
3、计数器的异步清零功能是指 。A．清零信号在时钟上升沿到来时方有效B．清零信号独立于时钟C．清零信号在时钟下降沿到来时方有效D．清零信号在时钟为高电平时方有效