当访问cache系统失效时,通常不仅主存向CPU传送信息,同时还需要将信息写入cache,在此过程中传送给CPU和写入cache信息的数据宽度各为A.块、页;B.字、字;C.字、块;D.块;

当访问cache系统失效时,通常不仅主存向CPU传送信息,同时还需要将信息写入cache,在此过程中传送给CPU和写入cache信息的数据宽度各为

A.块、页;

B.字、字;

C.字、块;

D.块;


参考答案和解析
C

相关考题:

以下关于CPU与主存之间增加调整缓存(Cache)的叙述,不正确的是()。 A.Cache扩充了主存储器的容量B.Cache可以降低由于CPU与主存之间的速度差异造成的系统性能影响C.Cache的有效性是利用了对主存储器访问的局部特征D.Cache中通常保存着主存储器中部分内容的一份副本

当CPU要访问Cache时,CPU通过总线送来的主存地址存于主存地址寄存器MAR中。() 此题为判断题(对,错)。

下面是关于PC机中FCache的叙述,其中错误的是A.Cache技术利用SRAM的高速特性和DRAM的低成本特性,达到既降低成本又提高系统性能的目的B.CPU访问Cache命中时,能在零等待状态下完成数据的读写,不必插入等待周期C.CPU访问Cache未命中时,信息需从DRAM传送到CPU,这时需要插入等待周期D.尽管L2 Cache的工作频率越来越高,但不可能等于CPU的工作频率

●在嵌入式系统的存储机制中,为了保证Cache和Memory的数据一致性,通常有三种方法,依次是write through,post write和write back,其中下面属于write through的特点的是(27)。(27) A. CPU向Cache写入数据时,同时向Memory复制一份B.CPU更新Cache数据时,把更新的数据写入到更新缓冲器C.CPU更新Cache时,只标记更新的Cache区域D.当Cache区数据被更新时,才更新Memory

CPU在执行写操作时,把数据同时写入Cache和主存指的是()。 A.写直达法B.写回法C.抵触修改法

高速缓冲存储器 Cache是位于CPU和主存DRAM之间规模或容量较小但速度很快的存储器。下面是关于Cache的叙述,其中错误的是( )。A.PC中采用的Cache方案兼顾了SRAM的高速特性和DRAM的低成本特性,即达到了即降低成本又提高系统性能的目的B.CPU访问Cache“命中”时,由于Cache的速度与CPU相当,因此CPU就能在零等待状态下迅速地完成数据的读写,而不必插入等待状态C.CPU访问CaChe“未命中”时,信息需从主存(DRAM)传送到CPU,这时CPU要插入等待状态D.L1 Cache的工作频率和CPU的工作频率相等,L2 Cache的工作频率越来越高,但不可能等于CPU的工作频率

在CPU和主存间设置cache存储器主要是为了(14)。若使用基于数据内容进行访问的存储设备作为cache时,能更快决定是否命中。这种地址映射方法称为(15)映射。CPU向cache执行写操作时,可以同时写回主存储器或者仅当cache中该数据被淘汰时才写回主存储器,前者称为(16),而后者称为(17)。若cache的存取速度是主存存取速度的10倍,且命中率可达到0.8,则CPU对该存储系统的平均存取周期为(18)T(T为主有的存取周期)。A.扩充主存容量B.解决CPU和主存的速度匹配C.提高可靠性D.增加CPU访问的并行度

在多级存储系统中,Cache处在CPU和主存之间,解决(55)问题。若Cache和主存的存取时间分别为T1和T2,Cache的命中率为H,则该计算机实际存取时间为(56)。当CPU向存储器执行读操作时,首先访问Cache,若命中,则从Cache中取出指令或数据,否则从主存中取出,送(57):当CPU向存储器执行写操作时,为了使Cache的内容和主存的内容保持一致,若采用(58)法,则同时写入Cache和主存。由于Cache容量比主存容量小,因此当Cache满时,执行把主存信息向Cache写入,就要淘汰Cache中已有的信息,为了提高Cache的命中率,采用一种(59)替换算法。A.主存容量扩充B.主存和CPU速度匹配C.多个请求源访问主存D.BIOS存放

以下关于计算机系统中高速缓存(Cache)的说法中,正确的是( )。A. Cache 的容量通常大于主存的存储容量 B.通常由程序员设置 Cache 的内容和访问速度 C.Cache 的内容是主存内容的副本 D.多级 Cache 仅在多核 CPU 中使用

在分析Cache对机器性能的影响时,正确的叙述是( )。A.Cache容量比主存小许多,决定机器访问存储器速度的是主存,Cache只起次要作用B.CPU访问存储器时不受Cache控制器的控制C.Cache存储器中保存着CPU当前频繁访问的指令代码和数据D.奔腾PC机采用两极Cache结构,一级放指令,一级放数据

若Cache和主存的存取时间分别为T1和T2,Cache的命中率为H,则该计算机的实际存取时间为(2)。当CPU向存储器执行读操作时,首先访问Cache,如命中,则从Cache中取出指令或数据,否则从主存中取出,送(3);当CPU向存储器执行写操作时,为了使Cache内容和主有的内容保持一致,若采用(4)法,同时写入Cache和主存。A.H×T1+T2B.(1-H×T1)+H×T2C.T2-H×T1D.H×T1+(1-H)×T2

以下关于计算机系统中高速缓存(Cache)的说法中,正确的是(9)A.Cache 的容量通常大于主存的存储容量B.通常由程序员设置 Cache 的内容和访问速度C.Cache 的内容是主存内容的副本D.多级 Cache 仅在多核 CPU 中使用

Cache越大,CPU访问主存的平均速度越快

在减少Cache失效开销的方法中,Cache失效时仍允许CPU进行其它的命中访问,这种技术称为()技术。

在Cache存储器中,CPU每次写Cache的同时,也写入主存,称这种更新主存块内容的方法为()法。

Cache存储器写操作时,只写入Cache,仅当需要块替换时,才将其写回主存,称这种修改主存块内容的方法为()法。

下面是关于CPU访问主存和高速缓存CAChe关系描述,正确的有()A、没有CAChe的微机,只有主存能与CPU直接进行信息交换B、拥有CAChe的微机,CAChe和主存都能直接与CPU交换信息C、一台装有CAChe的微机,CPU从外存读人数据的顺序是外存→主存→CACheD、CAChe使用的是半导体动态存储器,所以其中的信息不能长期保留

下面是主存储器和CAChe的比较,正确的有()A、微机主存储器多数采用半导体动态存储器(DRAM),CAChe采用半导体静态存储器(SRAM)。这两种存储器中的信息均不能长期保留B、CPU访问主存储器的速度快于访问CAChe的速度C、在配有CAChe的计算机中,CPU每次访问存储器都首先访问CAChe,若欲访问的数据在CAChe中,则访问结束,否则,再访问主存储器,并把有关数据取人CACheD、CAChe容量一般都小于主存储器

对于Cache的两种写策略,执行“写”操作时,只写入Cache,仅当Cache中相应的块被替换时,才写回主存,称为()。执行“写”操作时,不仅写入Cache,而且也写入下一级存储器,称为()。

Cache是一种()的存储器,位于CPU和主存之间,用来存放CPU正在使用的指令和数据;使用Cache的目的是提高CPU访问存储器的存取速度,减少处理器的等待时间。

CPU←→Cache,Cache←→主存,主存←→辅存之间的数据传输各有什么特点?为什么?请分析原因。

当访问Cache系统失效时,通常不仅主存向CPU传送信息,同时还需要将信息写入Cache,在此过程中传送和写入信息的数据宽度各为()。A、块、页B、字、字C、字、块D、块、块

填空题在减少Cache失效开销的方法中,Cache失效时仍允许CPU进行其它的命中访问,这种技术称为()技术。

填空题对于Cache的两种写策略,执行“写”操作时,只写入Cache,仅当Cache中相应的块被替换时,才写回主存,称为()。执行“写”操作时,不仅写入Cache,而且也写入下一级存储器,称为()。

多选题下面是主存储器和CAChe的比较,正确的有()A微机主存储器多数采用半导体动态存储器(DRAM),CAChe采用半导体静态存储器(SRAM)。这两种存储器中的信息均不能长期保留BCPU访问主存储器的速度快于访问CAChe的速度C在配有CAChe的计算机中,CPU每次访问存储器都首先访问CAChe,若欲访问的数据在CAChe中,则访问结束,否则,再访问主存储器,并把有关数据取人CACheDCAChe容量一般都小于主存储器

多选题下面是关于CPU访问主存和高速缓存CAChe关系描述,正确的有()A没有CAChe的微机,只有主存能与CPU直接进行信息交换B拥有CAChe的微机,CAChe和主存都能直接与CPU交换信息C一台装有CAChe的微机,CPU从外存读人数据的顺序是外存→主存→CACheDCAChe使用的是半导体动态存储器,所以其中的信息不能长期保留

填空题在Cache存储器中,CPU每次写Cache的同时,也写入主存,称这种更新主存块内容的方法为()法。

单选题当访问Cache系统失效时,通常不仅主存向CPU传送信息,同时还需要将信息写入Cache,在此过程中传送和写入信息的数据宽度各为()。A块、页B字、字C字、块D块、块