1 关于指令的执行顺序，以下哪种说法是错误的？ A.严格顺序执行的指令不会导致写后写冲突 B.指令的乱序执行可以消除分支指令带来的延迟 C.指令的乱序执行可以消除写后读冲突带来的延迟 D.指令的乱序执行可能导致写后写冲突
1 关于指令的执行顺序，以下哪种说法是错误的？ A.严格顺序执行的指令不会导致写后写冲突 B.指令的乱序执行可以消除分支指令带来的延迟 C.指令的乱序执行可以消除写后读冲突带来的延迟 D.指令的乱序执行可能导致写后写冲突
参考答案和解析
指令的乱序执行可以消除分支指令带来的延迟
相关考题：
记分牌需要监测源操作数寄存器中数据的有效性,如果前面已流出的还在运行的指令不对本指令的源操作数寄存器进行写操作,或者一个正在工作的功能部件已经完成了对这个寄存器的写操作,那么此操作数有效。当操作数有效后,记分牌将启动本指令的功能部件读操作数并开始执行。解决了数据的先写后读(RAW)相关指的是()。 A.流出B.读操作数C.执行D.写结果
微处理器在执行一条指令时，主要将它分解成以下几个步骤去完成，其中顺序正确的是( )。A．取指令、取操作数、指令译码、执行运算、回送结果B．取指令、指令译码、取操作数、执行运算、回送结果C．取指令、指令译码、执行运算、取操作数、回送结果D．取指令、执行运算、取操作数、指令译码、回送结果
80x86指令的执行过程一般包括取指、译码、取数、执行和回写五个阶段。对于MOV EAX，EBX指令，应该包括哪几个阶段?A．取指、译码、取数、执行、回写B．取指、译码、执行、回写C．取指、译码、执行D．取指、执行
使用Cache改善系统性能的依据是程序的局部性原理。程序中大部分指令是（ ）的。设某计算机主存的读／写时间为100ns，有一个指令和数据合一的Cache，已知该Cache的读／写时间为10ns，取指令的命中率为98%，取数的命中率为95%。在执行某类程序时，约有1/5指令需要额外存／取一个操作数。假设指令流水线在任何时候都不阻塞，则设置Cache后，每条指令的平均读取时间约为（ ）ns。A.顺序存储、顺序执行 B.随机存储、顺序执行 C.顺序存储、随机执行 D.随机存储、随机执行 A.12.3 B.14.7 C.23.4 D.26.3
关于交易指令在基金公司内部执行情况，以下表述错误的是（）。A．交易员必须严格按照公平交易的原则执行交易指令B．交易系统或相关负责人审核投资指令的合法合规性C．基金经理通过交易系统下达交易指令D．交易员收到交易指令后必须马上执行指令
使用 Cache 改善系统性能的依据是程序的局部性原理。程序中大部分指令是（60）的。设某计算机主存的读／写时间为 100ns，有一个指令和数据合一的 Cache，已知该 Cache的读／写时间为 10ns，取指令的命中率为 98%，取数的命中率为 95%。在执行某类程序时，约有 1/5 指令需要额外存／取一个操作数。假设指令流水线在任何时候都不阻塞，则设置 Cache 后，每条指令的平均读取时间约为（61）ns。A.顺序存储、顺序执行B.随机存储、顺序执行C.顺序存储、随机执行D.随机存储、随机执行
在MIPS的指令流水线中，可能发生的冲突有（）A、同一条指令的读操作与写操作之间的写后读冲突。B、先流入的指令的写操作与后流入的指令的读操作之间的写后读冲突C、后流入的指令的写操作与先流入的指令的读操作之间的读后写冲突D、两条指令的写操作之间的写后写冲突
每一条指令执行时通常有①读取指令、②执行指令、③分析指令等几个步骤，他们的执行顺序应该是（）。A、①读取指令、②执行指令、③分析指令B、①读取指令、③分析指令、②执行指令C、③分析指令、②执行指令、①读取指令D、②执行指令、①读取指令、③分析指令
CPU内使用流水线技术后，下列说法可能的是（）A、取指令和执行指令同步进行B、取指令和执行指令异步进行C、正在执行的指令与流水线中的指令冲突D、流水线内的指令无效E、流水线取指与执行的指令有关F、流水线取指与执行的指令无火
单选题在MIPS的指令流水线中，可能发生的冲突有（）A同一条指令的读操作与写操作之间的写后读冲突。B先流入的指令的写操作与后流入的指令的读操作之间的写后读冲突C后流入的指令的写操作与先流入的指令的读操作之间的读后写冲突D两条指令的写操作之间的写后写冲突
多选题CPU内使用流水线技术后，下列说法可能的是（）A取指令和执行指令同步进行B取指令和执行指令异步进行C正在执行的指令与流水线中的指令冲突D流水线内的指令无效E流水线取指与执行的指令有关F流水线取指与执行的指令无火
单选题每一条指令执行时通常有①读取指令、②执行指令、③分析指令等几个步骤，他们的执行顺序应该是（）。A①读取指令、②执行指令、③分析指令B①读取指令、③分析指令、②执行指令C③分析指令、②执行指令、①读取指令D②执行指令、①读取指令、③分析指令
填空题要保证数据相关的指令之间的执行顺序关系，消除相关指令的重叠执行，在硬件上可以采用（）机制。