常用的硬件描述语言有() A.VHDL、Verilog、c语言B.ABEL、c++C.VHDL、Verilog、ABELD.汇编语言、ABEL、VHDL
●硬件描述语言一般包括VHDL、Verilog、Superlog、SystemC等，在VHDL设计中，一个完整的设计单元应当包含5部分，下面不属于这5部分的是(32)。(32)A．实体B．结构体C．赋值D．配置
硬件描述语言(HDL)是一种用软件编程的方式来描述电子系统的逻辑功能、电路结构和连接形式的计算机语言。() 此题为判断题(对，错)。
硬件描述语言(HDL，HardwarEDescriptionLanguage)是一种能够以形式化描述电路结构和行为并用于模拟和综合的高级描述语言。()
目前常用的硬件描述语言为:Verilog HDL和 VHDL。() 此题为判断题(对，错)。
混合仿真器就是能同时支持Verilog和VHDL的仿真器。() 此题为判断题(对，错)。
Verilog语言的行为描述语句,如条件语句、赋值语句和循环语句类似于软件高级语言,便于学习和使用。() 此题为判断题(对，错)。
数字电路设计当然必问Verilog/VHDL，如设计计数器。（未知）
可编程逻辑器件在现代电子设计中越来越重要，请问：a) 你所知道的可编程逻辑器件有哪些？ b) 试用VHDL或VERILOG、ABLE描述8位D触发器逻辑。（汉王笔试）
用verilog/vhdl写一个fifo控制器(包括空，满，半满信号)。（飞利浦－大唐笔试）
在利用FPGA/CPLD进行逻辑电路设计时，综合后的结果是（ ）。A.Verilog或VHDL等源文件B.电路级的网表文件C.仿真结果D.可烧写的编程文件
Verilog语言规定了逻辑电路中信号的4种状态，分别是0，1，X和Z。其中0表示低电平状态，1表示高电平状态，X表示不定态（或未知状态），Z表示（）。
Verilog语言与C语言的区别，不正确的描述是（）A、Verilog语言可实现并行计算，C语言只是串行计算；B、Verilog语言可以描述电路结构，C语言仅仅描述算法；C、Verilog语言源于C语言，包括它的逻辑和延迟；D、Verilog语言可以编写测试向量进行仿真和测试。
Verilog 语言规定的两种主要的数据类型分别是 wire(或 net) 和 reg 。程序模块中输入，输出信号的缺省类型为 （） 。
下面哪个是可以用verilog语言进行描述，而不能用VHDL语言进行描述的级别？（）A、开关级B、门电路级C、体系结构级D、寄存器传输级
IEEE 标准的硬件描述语言是 （）和 VHDL。
计算机硬件不能直接识别和运行的有（）程序。A、 机器语言B、 汇编语言C、 高级语言D、 VHDL
VHDL是（）A、 硬件描述语言B、 软件描述语言C、 构件描述语言D、 软件开发工具
硬件描述语言（HDL）是一种用软件编程的方式来描述电子系统的逻辑功能、电路结构和连接形式的计算机语言。
下列哪一种不是硬件描述语言（）A、AHDLB、VHDLC、C++D、Verilog
计算机硬件能直接识别和运行的只能是（）程序。A、机器语言B、汇编语言C、高级语言D、VHDL
VHDL的含义是甚高速集成电路描述语言，其主要作用是（）和硬件实现。
硬件描述语言的两种主要标准是（）A、VHDL和Verilog HDLB、VHDL和AHDLC、AHDL和Verilog HDLD、Verilog HDL和MHDL
逻辑函数的表示方法中具有唯一性的是（）A、真值表B、逻辑表达式C、逻辑图D、VHDL语言
单选题VHDL是（）A 硬件描述语言B 软件描述语言C 构件描述语言D 软件开发工具
填空题VHDL的含义是甚高速集成电路描述语言，其主要作用是（）和硬件实现。
问答题什么是硬件描述语言？与其它HDL语言相比，用VHDL语言设计电子线路有什么优点？