以下关于高速缓存（Cache）的叙述中，错误的是（）。A．在CPU和主存之间加入Cache的目的是为了扩大主存的容量B．Cache对于程序员来说是透明的，但程序员可利用Cache机制编写高效代码C．Cache是主存储器的高速缓存，Cache中的数据在主存中有备份D．在主存和Cache之间交换数据以一个主存块为单位
以下关于高速缓存（Cache）的叙述中，错误的是（）。
A．在CPU和主存之间加入Cache的目的是为了扩大主存的容量
B．Cache对于程序员来说是透明的，但程序员可利用Cache机制编写高效代码
C．Cache是主存储器的高速缓存，Cache中的数据在主存中有备份
D．在主存和Cache之间交换数据以一个主存块为单位
参考答案和解析
D
相关考题：
● 以下关于Cache的叙述中，正确的是 （4） 。A. 在容量确定的情况下，替换算法的时间复杂度是影响Cache命中率的关键因素B. Cache的设计思想是在合理成本下提高命中率C. Cache的设计目标是容量尽可能与主存容量相等D. CPU 中的Cache容量应大于CPU 之外的Cache容量
● 以下关于CPU 与主存之间增加高速缓存（Cache）的叙述中，错误的是 （4） 。（4）A. Cache扩充了主存储器的容量B. Cache可以降低由于CPU 与主存之间的速度差异造成的系统性能影响C. Cache的有效性是利用了对主存储器访问的局部性特征D. Cache中通常保存着主存储器中部分内容的一份副本
● 以下关于CPU与主存之间增加高速缓存（Cache）的叙述，不正确的是 （7） 。（7）A. Cache扩充了主存储器的容量B. Cache可以降低由于CPU 与主存之间的速度差异造成的系统性能影响C. Cache的有效性是利用了对主存储器访问的局部性特征D. Cache中通常保存着主存储器中部分内容的一份副本
● 以下关于Cache的叙述中，正确的是 （10） 。（10）A. 在容量确定的情况下，替换算法的时间复杂度是影响Cache命中率的关键因素B. Cache的设计思想是在合理的成本下提高命中率C. Cache的设计目标是容量尽可能与主存容量相等D. CPU中的Cache容量应大于CPU之外的Cache容量
下列关于PC机性能的叙述中，错误的是A．CPU的工作频率越高，其速度就越快B．总线的传输速率不仅与总线的时钟频率有关，还与总线的宽度有关C．主存的存取周期越长，存取速度就越快D．高速缓存(cache)的作用是减少CPU等待时间，提高处理速度
下面关于Cache的叙述，“(6)”是错误的。A．在体系结构上，Cache存储器位于主存与CPU之间B．Cache存储器存储的内容是动态更新的C．使用Cache存储器并不能扩大主存的容量D．Cache的命中率只与其容量相关
以下关于计算机系统中高速缓存（Cache)的说法中，正确的是（ ）。A. Cache 的容量通常大于主存的存储容量 B.通常由程序员设置 Cache 的内容和访问速度 C.Cache 的内容是主存内容的副本 D.多级 Cache 仅在多核 CPU 中使用
以下关于Cache (高速缓冲存储器)的叙述中，不正确的是（ ）。A. Cache 的设置扩大了主存的容量B. Cache 的内容是主存部分内容的拷贝C. Cache 的命中率并不随其容量增大线性地提高D. Cache 位于主存与 CPU 之间
以下关于计算机系统中高速缓存（Cache)的说法中，正确的是（9）A.Cache 的容量通常大于主存的存储容量B.通常由程序员设置 Cache 的内容和访问速度C.Cache 的内容是主存内容的副本D.多级 Cache 仅在多核 CPU 中使用
以下关于 CPU 和 GPU 的叙述中，错误的是（ ）。A.CPU 适合于需要处理各种不同的数据类型、大量的分支跳转及中断等场合B.CPU 利用较高的主频、高速缓存(Cache)和分支预测等技术来执行指令C.GPU 采用 MISD.(MutiplC.Instuction Single Data)并行计算架构D.GPU 的特点是比 CPU 包含更多的计算单元和更简单的控制单元
下面关于Cache的叙述，错误的是（）A、高速缓冲存储器简称CacheB、Cache处于主存与CPU之间C、程序访问的局部性为Cache的引入提供了理论依据D、Cache的速度远比CPU的速度慢
以下关于CPU与主存之间增加高速缓存（Cache）的叙述中，错误的是（）。A、Cache扩充了主存储器的容量B、Cache可以降低由于CPU与主存之间的速度差异造成的系统性能影响C、Cache的有效性是利用了对主存储器访问的局部性特征D、Cache中通常保存着主存储器中部分内容的一份副本
单选题以下关于CPU与主存之间增加高速缓存（Cache）的叙述中，错误的是（）。ACache扩充了主存储器的容量BCache可以降低由于CPU与主存之间的速度差异造成的系统性能影响CCache的有效性是利用了对主存储器访问的局部性特征DCache中通常保存着主存储器中部分内容的一份副本
单选题以下关于Pentium叙述错误的是（）。APentium的工作频率为50MHzBPentium与Intel486DX二进制兼容CPentium采用流水技术DPentium中具有指令高速缓存
单选题目前微型计算机中的高速缓存（CACHE）大多数是（）.ADRAMBSRAMCSDRAMDDDRAM