假设某CPU的一个总线周期为50ns,时钟周期为2ns,所访问的主存的存取速度为 60ns,为了正确读出内存中的指令和数据,须在总线周期中插入的等待状态个数是______。A.20个B.10个C.5个D.1个

假设某CPU的一个总线周期为50ns,时钟周期为2ns,所访问的主存的存取速度为 60ns,为了正确读出内存中的指令和数据,须在总线周期中插入的等待状态个数是______。

A.20个

B.10个

C.5个

D.1个


相关考题:

假设某CPU的时钟周期为5ns,所访问的主存的存取周期为60ns,为了正确读出主存中的指令和数据,还需在总线周期中插入两个等待状态,则此CPU的总线周期应该为( )。A.10nsB.20nsC.40nsD.50ns

主存DRAM芯片保持所存数据不丢失的方法是(176)。当需要扩大空量时,可采用字扩展法,它是(177)。为提高内存数据读取速度采用了不少方法,但(178)不属于这个目的。假设内存存取周期T=200ns,字长64位,数据总线宽度64位,总线传周期为50ns。现用4个模块组成内存,并在连续4个地址中读出数据。如用顺序方式组织模块,则数据带宽为(179)。如用交叉存储方式组织内存,则数据带宽可达约(180)。A.定时逐个地址刷新B.对读出数据单元的立即刷新C.定时成组刷新D.确保内存电源稳定供电

假设某CPU的一个总线周期为50ns,时钟周期为、2ns,所访问的主存的存取速度为60ns,为了正确读出内存中的指令和数据,须在总线周期中插入的等待状态个数是( )。A.20个B.10个C.5个D.1个

在CPU执行一段程序的过程中,Cache的存取次数为4600次,由主存完成的存取次数为400次。若Cache的存取周期为5ns,主存的存取周期为25ns,则CPU的平均访问时间为______ns。A.5.4B.6.6C.8.8D.9.2

某计算机的存储系统由Cache-主存系统构成,Cache的存取周期为10ns,主存的存取周期为50ns。在CPU执行一段程序时,Cache完成存取的次数为4800次,主存完成存取的次数为200次,则CPU访问存储系统的平均访问时间是(30)ns,该Cache-主存系统的效率是(31)。A.10B.11.60C.11.68D.50

下面关于PC机性能的叙述中,错误的是A.CPU的工作频率越高,处理速度通常就越快B.主存的存取周期越长,存取速度越快C.高速缓冲存储器的存取速度比主存快得多D.总线传输速率不仅与总线的时钟频率有关,还与总线宽度有关

在CPU执行一段程序的过程中,cache的存取次数为3800次,由主存完成的存取次数为200次。若cache的存取周期为5ns,主存的存取周期为25ns,则cache的命中率为(1);CPU的平均访问时间为(2)ns。A.0.93B.0.95C.0.97D.0.99

在主存和CPU之间增加Cache的目的是(17)。在CPU执行一段程序的过程中,Cache的存取次数为2250次,由内存完成的存取次数为250次。若Cache的存取周期为6ns,内存的存取周期为24ns,则Cache的命中率为(18),CPU的平均访问时间为(19)ns。A.提高内存工作的可靠性B.扩展内存容量C.方便用户操作D.提高CPU数据传输速率

● 某计算机的存储系统由Cache-主存系统构成,Cache的存取周期为10ns,主存的存取周期为50ns。在CPU执行一段程序时,Cache完成存取的次数为4800次,主存完成存取的次数为200次,则CPU 访问存储系统的平均访问时间是 (30) ns,该Cache -主存系统的效率是 (31) 。(30)A. 10B. 11.60C. 11.68D. 50(31)A. 0.856B. 0.862C. 0.958D. 0.960

CPU的工作周期为20ns,主存存取周期为10ns,此时DMA接口适合采用()方式与CPU共享主存。A.停止CPU访问主存B.周期挪用C.DMA与CPU交替访存D.以上无正确选项

总线周期的含义是什么?8086/8088的基本总线周期由几个时钟组成?如果一个CPU的时钟频率为24MHz,那么,它的一个时钟周期为多少?一个基本总线周期为多少?

某计算机系统r内存由Cache和主存构成,Cache的存取周期为45ns,主存的存取周期为200ns。已知在段给定的时间内,CPU共访问内存4500次,其中340次访问主存,问:【*,★,2016考研解析,编号3.5.1】Cache的命中率是多少?

已知cache存储周期为20ns,主存存储周期为220ns,cache/主存系统平均访问时间为60ns,则cache命中率是()。

CPU执行一段时间时,Cache完成存取的次数为3900次,主存完成的存取次数为100次,已知Cache的存储周期为40ns,主存的存储周期为240ns。求Cache/主存系统的效率和平均访问时间?

在存储体系中,辅存的作用是()A、弥补主存的存取速度不足B、缩短主存的读写周期C、弥补主存容量不足的缺陷D、减少CPU访问内存的次数

某总线在一个总线周期中并行传送4个字节的数据,假设一个总线周期等于一个时钟周期,总线时钟频率为33MHz,求总线带宽是多少?

CPU执行一段程序时,Cache完成存取的次数为1900次,主存完成存取的次数为100次,已知Cache存取周期为50ns,主存为250ns,求Cache/主存系统的效率和平均访问时间。

某计算机系统r内存由Cache和主存构成,Cache的存取周期为45ns,主存的存取周期为200ns。已知在段给定的时间内,CPU共访问内存4500次,其中340次访问主存,问:【*,★,2016考研解析,编号3.5.1】Cache-主存系统的效率是多少?

8086CPU通过数据总线对()进行一次访问所需要的时间为一个总线周期,一个总线周期至少包括()时钟周期。

系统总线的一个存取周期最快为3个总线时钟周期,在一个总线周期中可以存取32位数据。若总线的时钟频率为8.33MHz,则总线的带宽为多少MB/s?

某计算机系统r内存由Cache和主存构成,Cache的存取周期为45ns,主存的存取周期为200ns。已知在段给定的时间内,CPU共访问内存4500次,其中340次访问主存,问:【*,★,2016考研解析,编号3.5.1】CPU访问内存的平均访问时间是多少?

问答题某总线在一个总线周期中并行传送4个字节的数据,假设一个总线周期等于一个时钟周期,总线时钟频率为66MHz,求总线带宽是多少?

问答题某计算机系统r内存由Cache和主存构成,Cache的存取周期为45ns,主存的存取周期为200ns。已知在段给定的时间内,CPU共访问内存4500次,其中340次访问主存,问:【*,★,2016考研解析,编号3.5.1】Cache-主存系统的效率是多少?

问答题系统总线的一个存取周期最快为3个总线时钟周期,在一个总线周期中可以存取32位数据。若总线的时钟频率为8.33MHz,则总线的带宽为多少MB/s?

问答题总线周期的含义是什么?8086/8088的基本总线周期由几个时钟组成?如果一个CPU的时钟频率为24MHz,那么,它的一个时钟周期为多少?一个基本总线周期为多少?

问答题某计算机系统r内存由Cache和主存构成,Cache的存取周期为45ns,主存的存取周期为200ns。已知在段给定的时间内,CPU共访问内存4500次,其中340次访问主存,问:【*,★,2016考研解析,编号3.5.1】Cache的命中率是多少?

问答题某计算机系统r内存由Cache和主存构成,Cache的存取周期为45ns,主存的存取周期为200ns。已知在段给定的时间内,CPU共访问内存4500次,其中340次访问主存,问:【*,★,2016考研解析,编号3.5.1】CPU访问内存的平均访问时间是多少?

问答题CPU执行一段程序时,Cache完成存取的次数为1900次,主存完成存取的次数为100次,已知Cache存取周期为50ns,主存为250ns,求Cache/主存系统的效率和平均访问时间。