请查阅 74LS00手册,确定该门的高电平与低电平噪声容限。

请查阅 74LS00手册,确定该门的高电平与低电平噪声容限。


相关考题:

执行指令MOVXA,﹫DPTR时,WR.RD脚的电平为()。A.WR高电平,RD低电平B.WR低电平,RD高电平C.WR高电平,RD高电平D.WR低电平,RD低电平

8086微处理器在最小模式下执行输出操作时,下列哪一个选项所描述的状态是正确的?______A.RD低电平,WR高电平,M/IO高电平B.RD高电平,WR低电平,M/IO高电平C.RD低电平,WR高电平,M/IO低电平D.RD高电平,WR低电平,M/IO低电平

8086微处理器在最小模式下执行输出操作叫,下列( )所描述的状态是正确的。A.RD低电平,WR高电平,M/IO高电平B.RD高电平,WR低电平,M/lO高电平C.RD低电子,WR高电平,M/IO低电平D.RD高电平,WR低电平,M/IO低电平

连接5V电压的上拉电阻要保持15个74LS00输入为高电平,上拉电阻的最大阻值是多少?若按照计算的最大阻值,高电平噪声容限为多少?

查阅商业温度范围的74LS00芯片手册,回答如下问题:(1)电源电压范围;(2)输出高电平电压范围;(3)输出低电平电压范围;(4)输入高电平电压范围;(5)输入低电平电压范围;(6)该芯片的电源电流;(7)典型传播延迟时间;(8)扇出系数。

查阅商业温度范围的74HC00芯片手册,回答如下问题:(1)电源电压范围; (2) 输出高电平电压范围:(3)输出低电平电压范围:.(4)输入高电平电压范围(5)输入低电平电压范围:(6)该芯片的静态电源电流:(7)典型传播延迟时间:.(8)扇出系数。

请查阅74HC04手册,确定该器件在4.5 V电源时的高电平与低电平噪声容限。

请查阅74HC04手册,确定该器件在灌电流4mA负载时,可否保持VoLmax

请查阅 74HC04手册,确定该器件在驱动74HC00时的高电平与低电平扇出系数。

某继电器工作电压12V,工作电流50mA,若采用74LS00门电路输出的有效高电平控制,试设计该继电器驱动电路。

一与门、一或门的一个输入端接低电平0,则其各自的输出为()A、均为高电平1B、均为低电平0C、与门的输出为1,或门的输出不确定D、与门的输出为0,或门的输出不确定

在正逻辑系统中,若要求“与”门输出高电平,则其输入端()。A、全为高电平B、全为低电平C、只要有一个是低电平就行

电路中,为防止干扰的窜入,与门、或门的多余输入端通常应作如下处理()A、均接高电平1B、均接低电平0C、前者接高电平1,后者接低电平0D、前者接低电平0,后者接高电平1

8086执行OUTDX,AL指令时其引脚()。A、M/IO输出高电平、WR输出高电平B、M/iO输出低电平,RD输出低电平C、M/IO输出低电平、WR输出低电平D、M/IO输出高电平、RD输出高电平

高电平噪声容限定义为:(),低电平噪声容限定义为:()

占空比就是输出的PWM中,()之比。A、低电平保持的时间与该PWM的时钟周期的时间B、高电平保持的时间与该PWM的时钟周期的时间C、高电平保持的时间与低电平保持的时间D、低电平保持的时间与高电平保持的时间

在正常工作状态下,TTL门的高电平为()伏,低电平为()伏。

已知TTL门的UH=3.6V,UL=0.3V,UOFF=0.8V,UON=1.8V,则该门输入高电平的噪声容限为()V。A、1.8B、3.3C、1D、0.5

电压比较器输出只有高电平和低电平两种状态,输入高电平时,输出为高电平;输入低电平时输出为低电平。

在正逻辑系统中,若要求“与”门输出高电平,则其输入端()。A、全为低电平B、全为高电平C、只要由一个低电平D、只要有一个高电平

在正逻辑系统中,若要求“或”门输出端为低电平,则其输入端()A、全为低电平B、全为高电平C、只要由一个低电平D、只要有一个高电平

测量某门电路时发现,输入端有低电平时,输出端为高电平;输入端都为高电平时,输出端为低电平。则该门电路是()。A、与门B、或门C、与非门D、或非门

单选题电路中,为防止干扰的窜入,与门、或门的多余输入端通常应作如下处理()A均接高电平1B均接低电平0C前者接高电平1,后者接低电平0D前者接低电平0,后者接高电平1

单选题在电/气转换器中,若转速给定电压信号所转换成的气压信号P0与该P0经P/U转换器转换成的电压信号比相等时,触发器T1和T2的状态是()。A低电平,高电平B低电平,低电平C高电平,低电平D高电平,高电平

单选题供电电压相同时,CMOS电路与TTL电路输出的高电平与低电平的情况为()ACMOS的输出高电平比TTL的输出高电平高,低电平比TTL输出的低电平低BCMOS的输出高电平比TTL的输出高电平高,低电平比TTL输出的低电平高CCMOS的输出高电平比TTL的输出高电平低,低电平比TTL输出的低电平低DCMOS的输出高电平比TTL的输出高电平低,低电平比TTL输出的低电平高

单选题已知TTL门的UH=3.6V,UL=0.3V,UOFF=0.8V,UON=1.8V,则该门输入高电平的噪声容限为()V。A1.8B3.3C1D0.5

单选题一与门、一或门的一个输入端接低电平0,则其各自的输出为()A均为高电平1B均为低电平0C与门的输出为1,或门的输出不确定D与门的输出为0,或门的输出不确定