下列关于L2 Cache说法有误的是（）A、L2 Cache比L1 Cache大B、L2 Cache的设置始于486时代C、L2 Cache最大程度的减小了主内存对CPU运行造成的迟缓D、L2 Cache的设置是为了解决主内存不足的问题
下列关于L2 Cache说法有误的是（）
- A、L2 Cache比L1 Cache大
- B、L2 Cache的设置始于486时代
- C、L2 Cache最大程度的减小了主内存对CPU运行造成的迟缓
- D、L2 Cache的设置是为了解决主内存不足的问题
相关考题：
●下面是关于CPU与主存储器之间的Cache的叙述，其中正确的是 (43) 。(43) A．Cache存放的只是主存储器中某一部分内容的映象B．Cache能由用户直接访问C．位于主板上的L2 Cache要比与CPU封装在一起的L2 Cache速度快D．位于主板上的L2 Cache要比与CPU做在一基片上的L2 Cache速度快
下面是微处理器中有关Cache的叙述，其中错误的是A．从Pentium微处理器开始已经将其内部的L1 Cache分离为指令Cache和数据CacheB．Pentium Ⅱ的L2 Cache不在微处理器芯片内部C．Pentium 4微处理器的L1 Cache和L2 Cache均集成在处理器芯片内D．目前市场上销售的赛扬(Celeron)微处理器价格较低，因为芯片内部没有集成Cache
PC机中CPU执行MOV指令从存储器读取数据时，数据搜索的顺序是( )。A．从L1 Cache开始，然后依次为L2 Cache、DRAM和外设B．从L2 Cache开始，然后依次为L1 Cache、DRAM和外设C．从外设开始，然后依次为DRAM、L2 Cache和L1 CacheD．从外设开始，然后依次为DRAM、L1 Cache和L2 Cache
关于Cache(高速缓冲存储器)的说法中，错误的是(9)。A．在体系结构上，Cache存储器位于主存与CPU之间B．Cache存储器存储的内容是主存部分内容的拷贝C．使用Cache存储器并不能扩大主存的容量D．Cache的命中率只与其容量相关
PC中CPU执行MOV指令从存储器读取数据时，数据搜索的顺序是( )A．L1 cache、12 cache、DRAM和外设B．L2 cache、L1 cache、DRAM和外设C．DRAM、外设、L2cache和L1 cacheD．外设、DRAM、L1 cache和L2 cache
Which of the following connects the L2 cache to the processor?() A. PCIB. Frontside busC. Backside busD. System I/O bus
以下关于计算机系统中高速缓存（Cache)的说法中，正确的是（ ）。A. Cache 的容量通常大于主存的存储容量 B.通常由程序员设置 Cache 的内容和访问速度 C.Cache 的内容是主存内容的副本 D.多级 Cache 仅在多核 CPU 中使用
PC中CPU执行MOV指令从存储器读取数据时，数据搜索的顺序是( )。A．L1 Cache、L2 Cache、DRAM和外设B．L2 Cache、L1 Cache、DRAM和外设C．DRAM、外设、L2 Cache和L1 CacheD．外设、DRAM、L1 Cache和L2 Cache
以下关于计算机系统中高速缓存（Cache)的说法中，正确的是（9）A.Cache 的容量通常大于主存的存储容量B.通常由程序员设置 Cache 的内容和访问速度C.Cache 的内容是主存内容的副本D.多级 Cache 仅在多核 CPU 中使用
spark中关于cache算子和persist算子的关系说法错误的是（）A、cache算子是persist算子的一个子集B、persist算子是cache算子的一个子集C、persist算子包含cache算子D、cache算子包含persist算子
在一个计算机系统中，下列说法正确的是（）。A、主存的容量远大于Cache的容量，主存的速度比Cache快B、主存的容量远小于Cache的容量，主存的速度比Cache快C、主存的容量远大于Cache的容量，主存的速度比Cache慢D、主存的容量远小于Cache的容量，主存的速度比Cache慢
Which of the following are primary differences between a laptop and a desktop CPU？（）A、heat production B、L2 Cache C、clock speed D、front side busE、power consumption
以下关于Power7的描述，哪一项是错误的？（）A、L2 cache： 256KB per processor chipB、L3 cache： shared 32MB on chip eDRAMC、45nm technologyD、4 Way SMT per core
单选题Which of the following connects the L2 cache to the processor?（）APCIBFrontside busCBackside busDSystem I/O bus
单选题Which of the following connects the L2 cache to the processor？（）A PCIB Frontside busC Backside busD System I/O bus
判断题L1 Cache与L2 Cache都存在于CPU中。A对B错