对于异步“置0”端RD和异步“置1”端SD,其输出是0还是1与输入信号无关却必须在时钟到来时才能状态才能实现。

对于异步“置0”端RD和异步“置1”端SD,其输出是0还是1与输入信号无关却必须在时钟到来时才能状态才能实现。


相关考题:

74LS161是一个()的四位二进制加计数器。 A、同步清0,异步置数B、异步清0,同步置数C、同步清0,同步置数

基本RS触发器的输入直接控制其输出状态,所以它不能称为( )触发器 A.直接置1、清0B.直接置位、复位C.异步D.同步

集成触发器常用的逻辑符号中要注意异步清零端(以及异步置位端)是低电平有效还是有效;时钟端是电平触发还是()(电平触发是低电平有效还是高电平;()是上升沿有效还是下降沿有效)。主从触发器输出端有符号标示!异步清零以及异步置位优先级()。

日本NEC数字微波异步复接中接收端判断正确的插入标志码是()A、0 0 1B、0 1 0C、0 1 1

时序逻辑电路的计数器直接取相应进制数经相应门电路送到()端。A、异步清零端B、同步清零端C、异步置数端D、同步置数端

双座止回阀两个输入端分别是A和B,其输出端为C,其输出端为0的条件是()A、A=0B=0B、A=0B=0C、A=0B=0D、A=1B=1

要验证JK触发器的功能,往往是先清零,然后令置“1”端和置“0”端置于()A、0,1B、1,0C、0,0D、1,1

D触发器的特点是()A、由六个与非门组成B、信号输入端为D端C、输出端为CPD、有直接置0端E、有直接置1端

时序逻辑电路的计数器取相应进制数少一经相应门电路送到()端。A、异步清零端B、同步清零端C、异步置数端D、同步置数端

SD和RD为触发器的异步置1和置0端,若触发器异步置0,须使SD=(),RD=(),而与()和()无关。

当维持阻塞型D触发器CP=1,D=0时,Q端()。A、置1B、置0C、保持D、不确定

若R和S为两个输入端,下面是“与非”型基本RS触发器说法正确的是()。A、当R=S=1时,触发器保持原状态不变B、当S=0、R=1使触发器置1C、当S=1、R=0使触发器置0D、当R=S=0时,将不能确定触发器是处于1态还是0态E、当S=1、R=0使触发器置1

要使时控触发D触发器直接置1,则可以采用异步置“1”的方法,即:SD RD=()即可。

TTL型触发器的直接置0端Rd、置1端Sd正确用法是()A、都接高电平“1”B、都接低电平“0”C、逻辑符号有小圆圈时,不用时接高电平“1”,没有小圆圈时,不用时接低电平“0”D、没有记忆功能

由与非门构成的基本RS触发器,当RD=1,SD=1时,其逻辑功能为()A、置1B、置0C、保持D、不定

当集成维持—阻塞D型触发器的异步置0端RD=0时,则触发器的次态()。A、与CP和D有关B、与CP和D无关C、只与CP有关D、只与D有关

基本RS触发器的输入直接控制其输出状态,所以它不能被称为()触发器。A、直接置1、清0B、直接置位、复位C、同步D、异步

基本置RS触发器的输入直接控制其输出状态,所以它不能被称为()触发器。A、直接置1、清0B、直接置位、复位C、同步D、异步

触发器的Rd端是()。A、高电平直接置零端B、高电平直接置1端C、低电平直接置零端D、低电平直接置1端

基本RS触发器有0或1两种状态。当RD=0、SD=1时,无论触发器初态如何,触发器被置1。

触发器的异步置1端有效时,()。A、在时钟作用下对Q清0B、在时钟作用下对Q置1C、立刻对Q清0D、立刻对Q置1

钟控R-S触发器当,S=0,R=1时,触发器输出Q端为()A、置0功能B、置1功能C、保持功能D、禁止状态

集成计数器40192置数方式是()。A、同步0有效B、异步0有效C、异步1有效D、同步1有效

同步计数器和异步计数器的区别是()。A、前者各触发器的触发脉冲相同,而后者不同B、前者有同步清零端,而后者有异步清零端C、前者有同步置数端,而后者异步置数端D、前者靠同步输入端控制计数规律,而后者靠异步输入端控制计数规律

单选题基本RS触发器的输入直接控制其输出状态,所以它不能被称为()触发器。A直接置1、清0B直接置位、复位C同步D异步

单选题当集成维持—阻塞D型触发器的异步置0端RD=0时,则触发器的次态()。A与CP和D有关B与CP和D无关C只与CP有关D只与D有关

单选题基本置RS触发器的输入直接控制其输出状态,所以它不能被称为()触发器。A直接置1、清0B直接置位、复位C同步D异步