一个能为VHDL综合器接受,并能作为一个独立的设计单元的完整的VHDL程序成为( )。 A.设计输入B.设计输出C.设计实体D.设计结构
常用的硬件描述语言有() A.VHDL、Verilog、c语言B.ABEL、c++C.VHDL、Verilog、ABELD.汇编语言、ABEL、VHDL
●硬件描述语言一般包括VHDL、Verilog、Superlog、SystemC等，在VHDL设计中，一个完整的设计单元应当包含5部分，下面不属于这5部分的是(32)。(32)A．实体B．结构体C．赋值D．配置
数字电路设计当然必问Verilog/VHDL，如设计计数器。（未知）
用VERILOG或VHDL写一段代码，实现消除一个glitch。（未知）
用verilog/vhdl写一个fifo控制器(包括空，满，半满信号)。（飞利浦－大唐笔试）
VHDL程序的基本结构包括库、（）、实体和结构体。
一个信号处于高阻（三态）时的值在VHDL中描述为（）。
VHDL程序的基本结构至少应包括实体、（）两部分和对库的引用声明。
VHDL可以采用层次化的设计，一个高层的结构体中可以调用低层的实体
一个完整的VHDL语言程序通常包括：（）、（）、（）、（）、（）5部分。
.在VHDL程序设计中，下面4个部分，（）不是可编译的源设计单元。A、ARCHITECTUREB、ENTITYC、PROCESSD、PACKAGE
Protel DXP由（）设计系统组成。A、SchematicB、PCBC、FPGAD、VHDL
问答题建立一个开放体系的组织机构的基本设计原则是什么？
问答题什么是VHDL？VHDL的实现有哪几种形态？
问答题VHDL语言由几个设计单元组成？分别是什么？哪些部分是可以单独编译的源设计单元？
问答题简述IP模块的3种形态，用VHDL设计IP是哪种形态？
填空题VHDL程序的基本结构包括库、（）、实体和结构体。
判断题VHDL可以采用层次化的设计，一个高层的结构体中可以调用低层的实体A对B错