组合逻辑电路的“0”型冒险会使输出出现( )的脉冲。A、低电平B、高电平C、窄D、宽
脉冲异步时序逻辑电路的输入信号可以是() A.模拟信号B.电平信号C.脉冲信号D.时钟脉冲信号
RS232c高电平脉冲对应的TTL逻辑是?(负逻辑?) （华为面试题）
PCM电缆驱动电路，除完成信号的功率放大，另一方面使信号变成（）。A、双极性归零制脉冲输出B、单极性脉冲C、矩形脉冲
在数字电路实验中，判断一个脉宽较窄的单脉冲是否发生时，用（）最简单。A、示波器B、逻辑分析仪C、逻辑笔D、数字万用表
逻辑分析仪可以显示出各被测点的（）。A、逻辑电平B、逻辑顺序C、脉冲宽度D、脉冲数目
逻辑测试笔可用于判断（）。A、脉冲的多少B、脉冲的极性C、脉冲的大小D、脉冲的速度
IC在线测试仪可以检查（）。A、脉冲的极性B、脉冲的连续性C、脉冲电平D、各种电路板
在数字逻辑电路中（），这种逻辑称为正逻辑。A、用电路的高电平代表逻辑1B、用电路的低电平代表逻辑0C、用电路的高电平代表逻辑0D、用电路的低电平代表逻辑1E、用电路的高电平代表逻辑2F、用电路的低电平代表逻辑2
数字电路是能够传输（）信息并完成逻辑运算的电路。A、高电平和低电平两种状态B、离散C、“0”和“1”两种状态D、脉冲
脉冲异步时序逻辑电路的输入信号可以是（）A、模拟信号B、电平信号C、脉冲信号D、时钟脉冲信号
数字逻辑电路中的1和0可以代表（）A、器件的状态B、电平的高低C、脉冲的有无D、数量的大小
组合逻辑电路的设计中，常用的消除竞争－冒险的方法是（）。A、引入封锁脉冲B、引入选通脉冲C、接入滤波电容D、修改逻辑设计，增加冗余项
时序逻辑电路由（）两部分组成。A、集成定时器B、组合逻辑电路C、存储电路D、脉冲产生电路
由门电路组成的全加器是（）A、时序逻辑器件B、组合逻辑器件C、脉冲逻辑器件D、以上答案都不正确
正边沿触发器在（）时，输出端的逻辑状态会发生改变（即触发有效）。A、输入逻辑电平改变B、CP脉冲从低电平变成高电平C、CP脉冲从高电平变成低电平D、高电平
可逆直流调速系统对无环流逻辑装置的基本要求是（）。A、当转矩极性信号（Ugi）改变极性时，允许进行逻辑切换B、在任何情况下，绝对不允许同时开放正反两组晶闸管触发脉冲C、当转矩极性信号（Ugi）改变极性时，等到有零电流信号后，才允许进行逻辑切换D、检测出“零电流信号”再经过“封锁等待时间”延时后才能封锁原工作组晶闸管触发脉冲E、检测出“零电流信号”后封锁原工作组晶闸管触发脉冲
脉冲电路是用来产生和处理（）信号的电路。A、脉冲B、模拟C、电平D、连续
问答题RS232c高电平脉冲对应的TTL逻辑是什么？
多选题时序逻辑电路可分为（）。A同步时序逻辑电路B异步时序逻辑电路C555定时器电路D脉冲产生电路
多选题组合逻辑电路的设计中，常用的消除竞争－冒险的方法是（）。A引入封锁脉冲B引入选通脉冲C接入滤波电容D修改逻辑设计，增加冗余项
判断题组合逻辑电路中，消除冒险现象的方法有加封锁脉冲；加选通脉冲；接入滤波电容及修改逻辑设计的方法。A对B错
多选题计数器是时序逻辑电路的典型电路，它可用来（）。A统计输入脉冲的个数B用于记时、记数系统C分频D产生序列脉冲
多选题数字逻辑电路中的1和0可以代表（）A器件的状态B电平的高低C脉冲的有无D数量的大小
多选题时序逻辑电路由（）两部分组成。A集成定时器B组合逻辑电路C存储电路D脉冲产生电路