在多级存储体系中，“cache—主存”结构的作用是解决（）的问题。A、主存容量不足B、主存与辅存速度不匹配C、辅存与CPU速度不匹配D、主存与CPU速度不匹配
在多级存储体系中，“cache—主存”结构的作用是解决（）的问题。
- A、主存容量不足
- B、主存与辅存速度不匹配
- C、辅存与CPU速度不匹配
- D、主存与CPU速度不匹配
相关考题：
在存储器层次结构中,存储器从速度最快到最慢的排列顺序是() A、寄存器-主存-Cache-辅存B、寄存器-主存-辅存-CacheC、寄存器-Cache-辅存-主存D、寄存器-Cache-主存-辅存
存储系统的分级结构按速度排序(用>表示速度更快),下列正确的是() A、cache>主存>光盘>磁盘B、cache>磁盘>主存>光盘C、cache>主存>磁盘>光盘D、cache>光盘>磁盘>主存
以下关于Cache(高速缓冲存储器)的描述，(9)是错误的。A．在体系结构上，Cache存储器位于主存与CPU之间B．Cache存储器存储的内容是主存部分内容的拷贝C．使用Cache存储器并不能扩大主存的容量D．Cache的命中率只与其容量相关
下面关于Cache的叙述，“(6)”是错误的。A．在体系结构上，Cache存储器位于主存与CPU之间B．Cache存储器存储的内容是动态更新的C．使用Cache存储器并不能扩大主存的容量D．Cache的命中率只与其容量相关
关于Cache(高速缓冲存储器)的说法中，错误的是(9)。A．在体系结构上，Cache存储器位于主存与CPU之间B．Cache存储器存储的内容是主存部分内容的拷贝C．使用Cache存储器并不能扩大主存的容量D．Cache的命中率只与其容量相关
在多级存储系统中，Cache处在CPU和主存之间，解决(55)问题。若Cache和主存的存取时间分别为T1和T2，Cache的命中率为H，则该计算机实际存取时间为(56)。当CPU向存储器执行读操作时，首先访问Cache，若命中，则从Cache中取出指令或数据，否则从主存中取出，送(57)：当CPU向存储器执行写操作时，为了使Cache的内容和主存的内容保持一致，若采用(58)法，则同时写入Cache和主存。由于Cache容量比主存容量小，因此当Cache满时，执行把主存信息向Cache写入，就要淘汰Cache中已有的信息，为了提高Cache的命中率，采用一种(59)替换算法。A．主存容量扩充B．主存和CPU速度匹配C．多个请求源访问主存D．BIOS存放
在计算机系统中，以下关于高速缓存 (Cache) 的说法正确的是（ ）。A.Cache的容量通常大于主存的存储容量B.通常由程序员设置Cache的内容和访问速度C.Cache 的内容是主存内容的副本D.多级Cache 仅在多核cpu中使用
在主存储器和CPU之间增加Cache的目的是______。A.解决CPU和主存之间的速度匹配问题B.扩大主存储器容量C.扩大CPU中通用寄存器的数量D.既扩大主存储器容量，又扩大CPU中通用寄存器的数量
下列有关存储器的说法错误的是()。A.访问存储器的请求是由CPU发出的B.Cache与主存统一编址，即主存空间的某一部分属于CacheC.Cache的功能全由硬件实现D.Cache～主存层次主要为了解决存储系统的速度问题
下面是主存储器和CAChe的比较，正确的有（）A、微机主存储器多数采用半导体动态存储器（DRAM），CAChe采用半导体静态存储器（SRAM）。这两种存储器中的信息均不能长期保留B、CPU访问主存储器的速度快于访问CAChe的速度C、在配有CAChe的计算机中，CPU每次访问存储器都首先访问CAChe，若欲访问的数据在CAChe中，则访问结束，否则，再访问主存储器，并把有关数据取人CACheD、CAChe容量一般都小于主存储器
主存储器和CPU之间增加Cache的目的是（）。A、解决CPU和主存之间的速度匹配问题B、扩大主存储器容量C、扩大CPU中通用寄存器的数量D、既扩大主存储器容量，又扩大CPU中通用寄存器的数量
在主存储器和CPU之间增设高速缓冲存储器Cache的目的是（）。A、扩大主存储器的容量B、解决CPU与主存储器之间的速度匹配问题C、扩大CPU中通用寄存器的数量D、既扩大主存储器的容量又扩大CPU中通用寄存器的数量
单选题主存储器和CPU之间增加Cache的目的是（ ）。A解决CPU和主存之间的速度匹配问题B扩大主存储器容量C扩大CPU中通用寄存器的数量D既扩大主存储器容量，又扩大CPU中通用寄存器的数量
单选题在多级存储体系中，“cache—主存”结构的作用是解决（）的问题。A主存容量不足B主存与辅存速度不匹配C辅存与CPU速度不匹配D主存与CPU速度不匹配