在给接口芯片设计地址时，应使接口芯片的片选控制端与（）的输出端连接。
在给接口芯片设计地址时，应使接口芯片的片选控制端与（）的输出端连接。
相关考题：
在现行PC机中，常用存储器地址线中的低10位作输入/输出口地址线。设某接口芯片内部有16个端口，该接口芯片的片选信号由地址译码器产生，则地址译码器的输入地址线一般应为( )。A．全部10位地址线B．其中的高8位地址线C．其中的高6位地址线D．其中的高4位地址线
下面关于PC机芯片组的叙述： Ⅰ．芯片组主要由北桥芯片(或MCH)和南桥芯片(或ICH)组成 Ⅱ．北桥芯片与CPU相连接 Ⅲ．北桥芯片与内存条相连接 Ⅳ．南桥芯片与USB接口、硬盘接口、局域网接口等相连接 其中，正确的是A．仅ⅠB．仅Ⅰ和ⅡC．仅Ⅰ、Ⅱ和ⅢD．全部
有一微机系统，采用CPU的低10位地址线A0～A9作为输入输出口的地址线，系统中接口芯片内部有16个端口地址，该接口芯片的片选信号由地址译码器产生，则地址译码器的输入地址线一般应为（）。A.A5～A9B.A4～A9C.A2～A9D.A0～A9
有一微机系统，采用CPU的低10位地址线A0~A9作为输入输出口的地址线，系统中接口芯片内部有16个端口地址，该接口芯片的片选信号由地址译码器产生，则地址译码器的输入地址线一般应为（）。A、A5~A9B、A4~A9C、A2~A9D、A0~A9
已知有16K×1的DRAM芯片，其引脚功能如下：地址输入A6～A0，行地址选择RAS，列地址选择CAS，数据输入端DIN，数据输出端DOUT，控制端WE。请用给定芯片构成256KB的存储器，采用奇偶校验。试问：需要芯片的总数是多少？
已知有16K×1的DRAM芯片，其引脚功能如下：地址输入A6～A0，行地址选择RAS，列地址选择CAS，数据输入端DIN，数据输出端DOUT，控制端WE。请用给定芯片构成256KB的存储器，采用奇偶校验。试问：若芯片内部采用128×128矩阵排列，求异步刷新时该存储器的刷新间隔。
问答题已知有16K×1的DRAM芯片，其引脚功能如下：地址输入A6～A0，行地址选择RAS，列地址选择CAS，数据输入端DIN，数据输出端DOUT，控制端WE。请用给定芯片构成256KB的存储器，采用奇偶校验。试问：若芯片内部采用128×128矩阵排列，求异步刷新时该存储器的刷新间隔。
判断题接口芯片选通端 CE即是片选端信号。A对B错