从地址/数据复用线中分离出地址信息需用逻辑芯片（），地址/数据复用线中的双向数据传送需用逻辑芯片（）。
从地址/数据复用线中分离出地址信息需用逻辑芯片（），地址/数据复用线中的双向数据传送需用逻辑芯片（）。
相关考题：
μPD424256的容量为256K×4bit，即芯片内部有256K个存储单元，每个存储单元可存储4位信息。下面关于μPD424256的叙述中，正确的是( )。A．芯片内部有256K个存储单元，因此芯片有18个地址引脚B．芯片的RAS和CAS选通信号主要用于DRAM的刷新C．芯片的数据线有4根，但为减少芯片的引脚数，它们与18个地址信号中的低4位地址线是分时复用的D．DRAM芯片中的存储单元除像μPD424256那样存储4位信息外，有的DRAM芯片中的存储单元存储1位信息，有些存储8位信息
一台微机采用8255A芯片作数据传送接口，并规定使用接口地址的最低两位做芯片内部寻址，已知芯片A口地址为OF4H，则当CPU执行输出指令访问OF7H端口时，其操作为( )。A．数据从端口C送数据总线B．数据从数据总线送端口cC．控制字送控制字寄存器D．数据从数据总线送端口B
存储器芯片的容量通常用a×b方式表示，a为字数，b为每个字的位数则2k×16有（）位地址线和数据线A、11条地址线，16条数据线B、16条地址线，8条数据线C、24条地址线，32条数据线D、32条地址线，4条数据线
存储器进行位扩展时，需多个存储器芯片来构成所需要的存储空间。其电路连接方法是（）。A、各芯片的同名地址线、控制线、数据线并联，片选线分别接出B、各芯片的同名地址线、控制线、片选线并联，数据线分别接出C、各芯片的同名地址线、数据线并联，控制线和片选线分别接出D、各芯片的同名地址线、控制线并联，数据线和片选线分别接出
关于分时复用的总线，说法不正确的是（）。A、采用分时复用的地址数据总线可以有效减少芯片的引脚数B、分时复用的地址数据总线上的地址信号必须锁存C、为使用分时复用的地址数据总线，CPU必须提供ALE信号D、8086中只有分时复用的地址数据总线
8086CPU的控制线/BHE=0，地址线A0=0时，CPU（）。A、从偶地址开始完成8位数据传送B、从偶地址开始完成16位数据传送C、从奇地址开始完成8位数据传送D、从奇地址开始完成16位数据传送
单选题8086CPU的控制线/BHE=0，地址线A0=0时，CPU（）。A从偶地址开始完成8位数据传送B从偶地址开始完成16位数据传送C从奇地址开始完成8位数据传送D从奇地址开始完成16位数据传送
填空题从地址/数据复用线中分离出地址信息需用逻辑芯片（），地址/数据复用线中的双向数据传送需用逻辑芯片（）。