RS触发器的触发输入信号之间:() A、有约束B、无约束C、无法确定
基本RS触发器在触发输入信号SR的作用下:() A、只能置1，不能置0B、只能置0，不能置1C、可以置“1”或置“0”
已知R,S是与非门构成的基本RS触发器的输入端,则约束条件为_________. A. R+S=1B. R+S=0C. RS=1D. RS=0
基本RS触发器用两个输入端分别加有效信号(在这里低电平有效)可使触发器直接()。A、置0B、置1C、置-1
RS触发器是以输入端R的状态为触发器状态的。() 此题为判断题(对，错)。
图示逻辑电路，输入为X、Y，同它的功能相同的是（ ）。 A． 可控RS触发器 B． JK触发器 C． 基本RS触发器 D． T触发器
JK触发器构成的电路如图所示，该电路能实现的功能是（ ）。A．RS触发器B．D触发器C．T触发器D．T′触发器
与非门构成的基本RS触发器，S端为0，R端为1，这时RS触发器状态为：1。
用TTL与非门构成的基本RS触发器，当输入信号S和R均为"1"时，其逻辑功能为（）。A、臵1B、臵0C、保持D、失效
基本RS触发器是由输入信号间接控制触发器的输出状态。
关于TTL电路与CMOS电路性能的比较，（）说法是正确的。A、TTL电路输入端接高电平时有电流输入B、CMOS电路输入端接高电平时有电流输入C、CMOS电路输入端允许悬空，相当于输入高电平D、TTL电路输入端允许悬空，相当于输入高电平E、TTL电路输入端允许悬空，相当于输入低电平
在基本RS触发器的基础上，加两个或非门即可构成同步RS触发器。
把两个与非门的输入、输出端交叉连接，即构成基本RS触发器。
一个基本RS触发器在正常工作时，不允许输入R=S=1的信号，因此它的约束条件是（）
脉冲异步时序逻辑电路中的存储元件可以采用（）A、时钟控制RS触发器B、D触发器C、基本RS触发器D、JK触发器
两个与非门构成的基本RS触发器，当Q=1、Q=0时，两个输入信号R=1和S=1。触发器的输出Q会（）。A、变为0B、保持1不变C、保持0不变D、无法确定
已知R、S是与门构成的基本RS触发器的输入端，则约束条件为（）。A、RS＝0B、R＋S=IC、RS＝lD、R＋S=0
对于钟控RS触发器，若要求其输出“0”状态不变，则输入的RS信号（）A、RS=X0B、RS=0XC、RS=X1
已知R、S是或非门构成的基本RS触发器的输入端，则约束条件为（）。A、RS＝0B、R＋S=IC、RS＝lD、R＋S=0
仲裁电路输出的高电平作用到故障判决逻辑电路的D触发器的D端，当延迟锁定信号到来，D触发器的输出作为（）信号送到模拟选择开关，由模拟选择开关给出切换电平。A、启动（E）B、地址（A）C、输入（Y）D、输出（Z）
单选题用TTL与非门构成的基本RS触发器，当输入信号S和R均为"1"时，其逻辑功能为（）。A臵1B臵0C保持D失效
填空题两个与非门构成的基本RS触发器的功能有置0、（）和保持。电路中不允许两个输入端同时为0，否则将出现逻辑混乱。
单选题两个与非门构成的基本RS触发器，当Q=1、Q=0时，两个输入信号R=1和S=1。触发器的输出Q会（）。A变为0B保持1不变C保持0不变D无法确定
判断题由与非门构成的基本RS触发器不允许出现RS同时为1的输入情况A对B错