同步计数器和异步计数器比较，同步计数器的显著优点是()。A.工作速度高B.触发器利用率高C.电路简单D.不受时钟CP控制
构成同步二进制计数器一般应选用的触发器是A、D触发器B、R-S触发器C、J-K触发器D、T触发器
计数器的模是指构成计数器的触发器的个数。() 此题为判断题(对，错)。
构成计数器的基本电路是()。 A、与门B、或门C、非门D、触发器
由n位触发器构成的扭环形计数器，其无关状态数有(24)个。A．2n-nB．2nC．2n-2nD．2n-1
同步计数器是指（）的计数器。A.由同类型的触发器构成B.各触发器时钟端连在一起，统一由系统时钟控制C.可用前级的输出做后级触发器的时钟D.可用后级的输出做前级触发器的时钟
利用时钟脉冲去触发计数器中所有触发器，使之发生状态变换的计数器，称为异步计数器。
同步计数器和异步计数器比较，同步计数器的最显著优点是（）。A、工作速度高B、触发器利用率高C、电路简单D、不受时钟CP控制
由3级触发器构成的环形计数器的计数模值为（）。A、9B、8C、6D、3
关于同步、异步计数器说法正确的是（）A、同步计数器在计数过程中各个触发器状态同时更新B、同步计数器在计数过程中各个触发器状态不同时更新C、异步计数器在计数过程中各个触发器状态同时更新D、异步计数器在计数过程中各个触发器状态不同时更新E、同一电路中同步计数器和异步计数器可以互换使用
同步计数器是指（）的计数器。 A、由同类型的触发器构成B、各触发器时钟端连在一起，统一由系统时钟控制C、可用前级的输出做后级触发器的时钟D、可用后极的输出做前级触发器的时钟
电路中各触发器状态改变有先有后是异步的，用它作成的计数器是（）。A、同步计数器B、异步计数器C、二进制计数器D、四进制计数器
构成计数器的基本单元是（）。A、与非门B、或非门C、触发器
n个触发器构成的扭环计数器中，无效状态有（）个。A、nB、2nC、2n-1D、2n-2n
组合逻辑电路是由（）构成。A、门电路B、触发器C、门电路和触发器D、计数器
同步计数器和异步计数器比较，同步计数器的显著优点是（）A、工作速度高B、触发器利用率高C、电路简单D、不受时钟CP控制
在计数器中，当计数脉冲输入时，所有触发器同时翻转，即各触发器状态的改变是同时进行的，这种计数器称为（）。
n级触发器构成的环形计数器，其有效循环的状态数为（）A、n个B、2n个C、2n-1个
组合逻辑电路通常由（）构成。A、门电路B、触发器C、计数器D、寄存器
计数器可用触发器构成，（）JK触发器可以构成一个十进制计数器。A、2个B、4个C、5个D、10个
由三级触发器构成的环形计数器的计数模值为（）A、9B、8C、6D、3
由五个D触发器构成环形计数器，其计数长度为（）A、5B、10C、25D、32
由4个D触发器构成的环形计数器的最高位Q3应与（）相连。A、最高输入端D3B、最高脉冲端CP3C、最低脉冲端CP0D、最低输入端D0
填空题构成一个六进制计数器最少要采用（）位触发器，这时构成的电路有6个有效状态，2个无效状态。
判断题使用3个触发器构成的计数器最多有8个有效状态。A对B错