4、异步时序电路设计中必须考虑时钟方程的设计
4、异步时序电路设计中必须考虑时钟方程的设计
参考答案和解析
对
相关考题:
下列有关脉冲异步时序电路设计的叙述不正确的有()。 A、对于两根以上输入线同时有输入脉冲的情况,输出及控制输入均可以认为是无关项dB、时钟输入应尽量使其仅为现态的函数C、如果没有外部输入脉冲,通常认为输出为dD、无时钟脉冲,电路状态不变,此时触发器的控制输入也可以认为是无关项d
时序逻辑电路分为同步时序逻辑电路和异步时序逻辑电路两种它们的区别是()。A、同步时序逻辑电路状态的变化与时钟脉冲同步,而异步时序电路中没有统一的时钟脉冲,电路的状态随输入信号的改变而相应改变。B、异步时序电路的每个状态都是“稳定状态”,而同步时序逻辑电路的状态分为“稳定”和“不稳定“两种。C、同步时序电路中,任一时刻,几个输入变量可以同时变化。D、异步时序电路中,每个时刻仅允许一个输入信号发生变化,以避免电路中可能出现的竞争现象。
多选题时序逻辑电路分为同步时序逻辑电路和异步时序逻辑电路两种它们的区别是()。A同步时序逻辑电路状态的变化与时钟脉冲同步,而异步时序电路中没有统一的时钟脉冲,电路的状态随输入信号的改变而相应改变。B异步时序电路的每个状态都是“稳定状态”,而同步时序逻辑电路的状态分为“稳定”和“不稳定“两种。C同步时序电路中,任一时刻,几个输入变量可以同时变化。D异步时序电路中,每个时刻仅允许一个输入信号发生变化,以避免电路中可能出现的竞争现象。
多选题以下关于设计抽象度的描述中,哪些是正确的()。A算法级描述决定系统的实施方式(体系结构、算法)B门级描述是基于基本元件(AND/OR/NOT/FF等)的电路设计C门级描述决定硬件的处理方式(数据电路与控制电路)DRTL描述包括时钟级的时序设计
单选题时序电路的逻辑功能不能单由()来描述。A时钟方程B状态方程C状态转换表D状态转换图