考虑电路时延特性的Verilog仿真属于功能仿真。
考虑电路时延特性的Verilog仿真属于功能仿真。
参考答案和解析
错误
相关考题:
Verilog语言与C语言的区别,不正确的描述是()A、Verilog语言可实现并行计算,C语言只是串行计算;B、Verilog语言可以描述电路结构,C语言仅仅描述算法;C、Verilog语言源于C语言,包括它的逻辑和延迟;D、Verilog语言可以编写测试向量进行仿真和测试。
MSTP是以()为颗粒的时隙交叉,数据业务的传输通过()来实现;PTN是以()为颗粒的包交换,TDM业务的承载是通过()处理来实现。A、数据包、EOS处理、VC4/VC12、电路仿真;B、VC4/VC12、EOS处理、数据包、电路仿真;C、数据包、电路仿真、VC4/VC12、EOS处理;D、VC4/VC12、电路仿真、数据包、EOS处理。
单选题关于AltiumDesigner创建原理图仿真设计功能,描述错误的是()。A每个原理图电路仿真中必须包含至少一个电源仿真模型B可以支持单张原理图设计的电路仿真C每个元器件符号均必须自带SPCE仿真模型D可以支持瞬态特性分析和傅里叶分析
判断题在电路仿真时,所有元器件必须具有仿真属性。A对B错