以下代码用于产生固定数目为clk_cnt的时钟信号。 parameter clk_cnt = 5, clk_period = 2; reg clk; initial begin clk = 0; repeat（clk_cnt) #（clk_period/2) clk = ~clk; End
以下代码用于产生固定数目为clk_cnt的时钟信号。 parameter clk_cnt = 5, clk_period = 2; reg clk; initial begin clk = 0; repeat（clk_cnt) #（clk_period/2) clk = ~clk; End
参考答案和解析
正确
相关考题：
在VHDL语言中,下列对时钟边沿检测描述中,错误的是 A.if clk’event and clk = ‘1’ thenB.if falling_edge(clk) thenC.if clk’event and clk = ‘0’ thenD.if clk’stable and not clk = ‘1’ then
8253工作在方式1下,输出负脉冲的宽度等于() A.计数初值N+1个CLK脉冲宽度B.计数初值N-1个CLK脉冲宽度C.计数初值N个CLK脉冲宽度D.计数初值(2N-1)/2个CLK脉冲宽度值
写异步D触发器的verilog module。(扬智电子笔试) module dff8(clk , reset, d, q); input clk; 写异步D触发器的verilog module。（扬智电子笔试）module dff8(clk , reset, d, q);ｉｎｐｕｔ clk;ｉｎｐｕｔ reset;ｉｎｐｕｔ [7:0] d;output [7:0] q;reg [7:0] q;always @ (posedge clk or posedge reset)if(reset)q = 0;elseq = d;endmodule
8253—5工作于方式2时，当计数初值写入CR后，在（）时刻CR内容装入执行单元CE，并启动计数器工作。A、下一个CLK脉冲的下降沿B、下一个CLK脉冲的上升沿C、CLK脉冲的上升沿D、CLK脉冲的下降沿
UMG8900的时钟锁相状态包括（）。A、自由：表示目前UMG8900不同步于外同步基准，也不使用频率记忆技术以维持频率的准确性，CLK板输出本板晶体自由振荡的时钟B、快捕：表示CLK板正在快速锁相参考源时钟，一般在系统刚接入参考源时处于该状态，为一个瞬间态，UMG8900刚上电后处于这种状态C、跟踪：表示CLK板此时已锁相基准参考源，其输出为根据参考源校准的时钟D、保持：当CLK板处于跟踪状态后，参考源丢失，此时CLK板锁相状态会从跟踪转入保持，表明此时CLK板以跟踪状态时保存的锁相参数输出时钟
单选题8253－5工作于方式3时，当计数值为一奇数时，则输出信号的低电平比高电平持续时间（）A少2个CLK周期B少一个CLK周期C多2个CLK周斯D多一个CLK周期