二进制计数器每经一级触发器,输出脉冲的频率降低一倍。() 此题为判断题(对，错)。
若希望采用触发器设计一个六进制同步计数器,故需要()个触发器。 A、3B、2C、6D、4
两个驾驶盘之间如何连接()? A、刚性连接B、柔性连接C、用齿轮系连接D、用机械转换机构
如果用JK触发器来实现T触发器,则JK触发器的驱动端需要做如下的连接()。 A.J=K=TB.J=K=0C.J=T;K=TD.J=T,K=T'
试用上升沿D触发器构成异步3位二进制加法计数器,要求画出逻辑电路图,以及计数器输入时钟CLK与D触发器输出端Q2~Q0的波形图。
用JK触发器搭12进制计数器，最少需要( )个JK触发器。A、12B、6C、4D、3
JK触发器外部连接如图所示，则其输出可表达为（ ）。
同步计数器是指（）的计数器。A.由同类型的触发器构成B.各触发器时钟端连在一起，统一由系统时钟控制C.可用前级的输出做后级触发器的时钟D.可用后级的输出做前级触发器的时钟
异步二进制计数器基本计数单元是（）A、T触发器B、计数触发器C、RS触发器D、D触发器
同步计数器是指（）的计数器。 A、由同类型的触发器构成B、各触发器时钟端连在一起，统一由系统时钟控制C、可用前级的输出做后级触发器的时钟D、可用后极的输出做前级触发器的时钟
把两个与非门的输入、输出端交叉连接，即构成基本RS触发器。
用触发器设计一个同步十七进制计数器所需要的触发器数目是（）。A、2B、3C、4D、5
电路中各触发器状态改变有先有后是异步的，用它作成的计数器是（）。A、同步计数器B、异步计数器C、二进制计数器D、四进制计数器
二进制异步减法计数器的接法必须把低位触发器的Q端与高位触发器的CP端相连。
用二进制异步计数器从0做加法，计到十进制数178，则最少需要（）个触发器。A、2B、6C、7D、8E、10
构造一个十进制的异步加法计数器，需要多少个（）触发器。计数器的进位Cy的频率与计数器时钟脉冲CP的频率之间的关系是（）。
下面对异步计数器中“异步”的说法错误的是（）。A、输出信号与输入信号异步B、各触发器翻转异步C、输入信号与时钟脉冲异步D、预置数控制与时钟信号异步
用二进制异步计数器从0做加法，计到十进制数178，则最少需要（）个触发器。A、1B、6C、8D、10
用触发器组成12进制数计数器，至少应用触发器的个数为（）个。A、2B、3C、4D、5
若D触发器的输入D=1，则当CP到来后其输出Q=1。
异步二进制计数器基本计数单元是（）。A、T触发器B、计数触发器C、JK触发器D、D触发器E、RS触发器
单选题每块74LS74集成块内有两个D触发器，用两块74LS74集成元件的4个D触发器组成4位左移寄存器。输入信号为d3d2d1d0=1101，先清零，第3个单次手动脉冲后输出端的状态Q3Q2Q1Q0为（）A0110B0011C1010D0100
单选题如果异步二进制计数器的触发器个数为10个，则计数状态有（）种。A20B200C1000D1024
单选题用触发器组成12进制数计数器，至少应用触发器的个数为（）个。A2B3C4D5
问答题如何进行GPIO设置？如果设置为输入，则如何确认输入信号的状态？如果设置为输出，如何改变输出状态？
单选题用二进制异步计数器从0做加法，计到十进制数178，则最少需要（）个触发器。A1B6C8D10
单选题电路中各触发器状态改变有先有后是异步的，用它作成的计数器是（）。A同步计数器B异步计数器C二进制计数器D四进制计数器
多选题下面对异步计数器中“异步”的说法错误的是（）。A输出信号与输入信号异步B各触发器翻转异步C输入信号与时钟脉冲异步D预置数控制与时钟信号异步