30、在总线时序中,对于快速存储器的总线访问,使用统一的时钟进行传输控制,且不需要插入等待周期,该类总线属于()。A.同步总线B.异步总线C.半同步总线D.周期分列式总线E.全双工总线
30、在总线时序中,对于快速存储器的总线访问,使用统一的时钟进行传输控制,且不需要插入等待周期,该类总线属于()。
A.同步总线
B.异步总线
C.半同步总线
D.周期分列式总线
E.全双工总线
参考答案和解析
A
相关考题:
在多微处理器的数控系统中( )。 A、只有主处理器可以访问存储器,控制总线B、只有从处理器可以访问存储器,控制总线C、主、从处理器都可以访问存储器,控制总线D、主、从处理器都不能访问存储器,控制总线
微型计算机系统采用总线结构对CPU、存储器和外部设备进行连接。总线通常有()。 A、逻辑总线、传输总线和通信总线B、地址总线、运算总线和逻辑总线C、数据总线、信号总线和传输总线D、数据总线、地址总线和控制总线
总线的数据传输率可按公式Q=W×F/N计算,其中Q为总线数据传输率,W为总线数据宽度,F为总线时钟频率,N为完成一次数据传送所需要的总线时钟周期个数。若总线位宽为16位,总线时钟频率为8MHz,完成一次数据传送需2个总线时钟周期,则总线数据传输率Q为() A、16Mb/sB、8Mb/sC、16MB/sD、8MB/s
假设某CPU的时钟周期为5ns,所访问的主存的存取周期为60ns,为了正确读出主存中的指令和数据,还需在总线周期中插入两个等待状态,则此CPU的总线周期应该为( )。A.10nsB.20nsC.40nsD.50ns
下面是是关于Pentium 微处理器总线时序的叙述,其中错误的是A.CPU通过总线接口部件完成一次存储器读/写I/0所需要的时间称为总线周期B.Pentium微处器执行流水线式总线周期时,下一个总线周期使用的地址在前一个总线周期传送数据时提供C.Pentium微处器的基本总线周期需要2个或2个以上的总线时钟周期D.Pentium 微处理器的突发式读总线周期由2-1-1-1个时钟周期组成, 共传递5个64位数据
在使用PCI总线的奔腾计算机中,CPU访问(读写)主存储器通过( )总线进行。A.ISA总线(AT总线)B.PCI总线C.VESA 总线D.CPU—存储器总线请帮忙给出正确答案和分析,谢谢!
下面是关于Pentium微处理器总线时序的描述,其中错误的是( )。A.Pentium微处理器的突发式读写总线周期每次可传送4个64位数据B.完成一次非流水线读写总线周期至少需要2个时钟周期C.完成一次突发式读写总线周期至少需要4个时钟周期D.流水线读写总线周期具有较高的总线利用率
下面关于计算机总线的叙述中,错误的是A.PC机中支持DDR2内存条的存储器总线,每个总线时钟周期完成一次数据传送B.总线的寻址能力与总线中地址总线的位数有关C.总线的数据传输能力与总线中数据总线的位数有关D.总线能否支持中断和DMA是由其控制总线决定的
总线规范会详细描述总线各方面的特性,总线带宽定义为总线的最大数据传输速率,即每秒传输的字节数。假设某系统总线在一个总周期中并行传输4B信息,一个总线周期占用2个时钟周期,总线时钟频率为10MHz,则总线带宽为(61)Mbps。A.20B.40C.60D.80
微机系统采用总线结构对CPU、存储器和外部设备进行连接。总线通常由三部分组成,它们是()。A、逻辑总线、传输总线和通信总线B、地址总线、运算总线和逻辑总线C、数据总线、地址总线和控制总线D、数据总线、信号总线和传输总线
问答题在一个32位的总线系统中,总线的时钟频率为66MHZ,假设总线最短传输周期为4个时钟周期,试计算总线的最大数据传输率。若想提高数据传输率,可采取什么措施?