设8086/8088CPU时钟为5MHz，在访问外设时若在插入2个等待状态后，READY才有效，则该总线周期需要的时间为（）。A、0.8sB、5sC、lsD、1.2s

设8086/8088CPU时钟为5MHz，在访问外设时若在插入2个等待状态后，READY才有效，则该总线周期需要的时间为（）。

  • A、0.8s
  • B、5s
  • C、ls
  • D、1.2s

相关考题：

●某系统总线的一个总线周期包含3个时钟周期，每个总线周期中可以传送32位数据。若总线的时钟频率为33MHz，则总线带宽为 (18) 。(18) A．33 MB/sB．132 MB/sC．44 MB/sD．396 MB/s
查看答案
假设某CPU的时钟周期为5ns，所访问的主存的存取周期为60ns，为了正确读出主存中的指令和数据，还需在总线周期中插入两个等待状态，则此CPU的总线周期应该为( )。A．10nsB．20nsC．40nsD．50ns
查看答案
●在32位的总线系统中，若时钟频率为1．6GHz，总线上4个时钟周期传送一个32位字，则该总线系统的数据传送速率约为 (1) 。(1) A．400MB/sB．800MB/sC．1．6GB/sD．3．2GB/s
查看答案
8086在存储器读写时遇到READY有效后可插入( )。A．1个等待周期B．2个等待周期C．3个等待周期D．插入等待周期的个数可不受限制
查看答案
在32位的总线系统中，若时钟频率为1.6GHz，总线上4个时钟周期传送一个32位字，则该总线系统的数据传送速率约为______。A．400MB/sB．800MB/sC．1.6GB/sD．3.2GB/s
查看答案
假设某系统总线在一个总线周期中并行传输4字节信息，一个总线周期占用2个时钟周期，总线时钟频率为10MHz，则总线带宽是（ ）。A.10MB/sB.20MB/sC.40MB/sD.80MB/s
查看答案
测得某厅堂声压级衰减20dB所需的时间为0.4s，该厅堂的混响时间为多少？( )A.0.4sB.0.6sC.0.8sD.1.2s
查看答案
某机字长32位，总线数据线宽度是16位，一个总线周期占用4个时钟周期，总线时钟频率为10MHz，则总线带宽是()。A.5MB/sB.10MB/sC.20MB/sD.40MB/s
查看答案
在32位总线系统中，若时钟频率为500MHz，传送一个32位字需要5个时钟周期，则该总线系统的数据传送速率是()。A.200MB/sB.400MB/sC.600MB/sD.800MB/s
查看答案
已知8086的主频为5MHz，请计算它的时钟周期是多少？一个典型的总线周期应是多少时间？
查看答案
8086CPU在作总线操作时，遇到READY=L后可插入（）A、1个等待周期B、等待周期个数由具体情况所定C、2个等待周期D、3个等待周期
查看答案
在8086中，一个最基本的总线周期由（）个时钟周期组成，如果8086的主频为5MHz，则总线周期为（）。
查看答案
8086无等待的总线周期由（）个T状态组成，Pentium无等待的总线周期由（）个T状态组成。如果处理器的时钟频率为100MHz，则每个T状态的持续时间为（）
查看答案
8086/8088CPU在总线周期的T1时刻，用A19/S6～A16/S3输出（）位地址信息的最高（）位，而在其他时钟周期，则输出（）信息。
查看答案
若8086 /8088的工作频率为5MHZ，完成一个总线周期需要多少时间？读写最大速率为多少？在突发状态下可执行多少条指令（MIPS）。
查看答案
什么是总线周期？8086CPU的读/写总线周期各包含多少个时钟周期？什么情况下需要插入等待周期TW，什么情况下会出现空闲状态TI？
查看答案
在8086读总线周期中，进入T3后发现READY＝0，需要插入等待状态，则在插入等待状态时其引脚的高地址A19～A16（）。A、表示读数据对应的高4位的地址B、表示CPU当前工作状态C、处于高阻状态D、处于不定状态
查看答案
假设某个总线周期需插入三个Tw等待状态，则该总线周期内对READY信号检测的次数是（）
查看答案
在8086/8088CPU中，为了减少CPU等待取指所需的时间，设置了（）A、时钟周期B、等待状态C、指令队列D、中断向量
查看答案
8086CPU通过数据总线对（）进行一次访问所需要的时间为一个总线周期，一个总线周期至少包括（）时钟周期。
查看答案
若8086/8088的READY引脚为逻辑0，则它将在微处理器的总线周期中引入什么状态？该状态应插入哪个状态之后？
查看答案
8086的准备就绪信号READY是（）。A、输入信号，当READY=L（低电平）时，CPU将插入等待周期TWB、输入信号，当READY=H（高电平）时，CPU将插入等待周期TWC、输出信号，当READY=H（高电平）时，CPU将插入等待周期TWD、输出信号，当READY=L（低电平）时，CPU将插入等待周期TW
查看答案
单选题假设某系统总线在一个总线周期中并行传输4字节信息，一个总线周期占用2个时钟周期，总线时钟频率为10MHz，则总线带宽是（　　）。A10MB//sB20MB/sC40MB/sD80MB/s
查看答案
填空题8086无等待的总线周期由（）个T状态组成，Pentium无等待的总线周期由（）个T状态组成。如果处理器的时钟频率为100MHz，则每个T状态的持续时间为（）
查看答案
问答题若8086/8088的READY引脚为逻辑0，则它将在微处理器的总线周期中引入什么状态？该状态应插入哪个状态之后？
查看答案
单选题某总线在一个总线周期中并行传送8个字节的数据，总线时钟频率是66MHz，每个总线周期等于一个总线时钟周期，则总线的带宽为（　　）。A528MB/sB132MB/sC264MS/sD66MB/s
查看答案
单选题8086CPU在作总线操作时，遇到READY=L后可插入（）A1个等待周期B等待周期个数由具体情况所定C2个等待周期D3个等待周期
查看答案
热门标签