8、基于initial语句产生普通时钟信号， parameter clk_period = 10; reg clk; initial begin clk = 0; ________________; endA．always #(clk_period/2) clk = ~clkB．forever #(clk_period/2) clk = ~clkC．always #(clk_period) clk = ~clkD．forever #(clk_period) clk = ~clk
8、基于initial语句产生普通时钟信号， parameter clk_period = 10; reg clk; initial begin clk = 0; ________________; end
A．always #(clk_period/2) clk = ~clk
B．forever #(clk_period/2) clk = ~clk
C．always #(clk_period) clk = ~clk
D．forever #(clk_period) clk = ~clk
参考答案和解析
always #(clk_period/2) clk = ~clk;forever #(clk_period/2) clk = ~clk
相关考题：
在VHDL语言中,下列对时钟边沿检测描述中,错误的是 A.if clk’event and clk = ‘1’ thenB.if falling_edge(clk) thenC.if clk’event and clk = ‘0’ thenD.if clk’stable and not clk = ‘1’ then
写异步D触发器的verilog module。(扬智电子笔试) module dff8(clk , reset, d, q); input clk; 写异步D触发器的verilog module。（扬智电子笔试）module dff8(clk , reset, d, q);ｉｎｐｕｔ clk;ｉｎｐｕｔ reset;ｉｎｐｕｔ [7:0] d;output [7:0] q;reg [7:0] q;always @ (posedge clk or posedge reset)if(reset)q = 0;elseq = d;endmodule
UMG8900的时钟锁相状态包括（）。A、自由：表示目前UMG8900不同步于外同步基准，也不使用频率记忆技术以维持频率的准确性，CLK板输出本板晶体自由振荡的时钟B、快捕：表示CLK板正在快速锁相参考源时钟，一般在系统刚接入参考源时处于该状态，为一个瞬间态，UMG8900刚上电后处于这种状态C、跟踪：表示CLK板此时已锁相基准参考源，其输出为根据参考源校准的时钟D、保持：当CLK板处于跟踪状态后，参考源丢失，此时CLK板锁相状态会从跟踪转入保持，表明此时CLK板以跟踪状态时保存的锁相参数输出时钟
填空题判断CLK信号上升沿到达的语句是（）.