在Verilog语言中对Always语句描述错误的是?A.reg类型变量可以在这个语句中被赋值B.总是循环重复执行C.@后敏感信号或表达式发生变化,语句就顺序执行一次D.wire类型变量可以在这个语句中被赋值
在Verilog语言中对Always语句描述错误的是?
A.reg类型变量可以在这个语句中被赋值
B.总是循环重复执行
C.@后敏感信号或表达式发生变化,语句就顺序执行一次
D.wire类型变量可以在这个语句中被赋值
参考答案和解析
wire 类型变量可以在这个语句中被赋值
相关考题:
Verilog语言与C语言的区别,不正确的描述是()A、Verilog语言可实现并行计算,C语言只是串行计算;B、Verilog语言可以描述电路结构,C语言仅仅描述算法;C、Verilog语言源于C语言,包括它的逻辑和延迟;D、Verilog语言可以编写测试向量进行仿真和测试。
用assign描述的语句我们一般称之为()逻辑,并且它们是属于并行语句,即于语句的书写次序无关。而用always描述的语句我们一般称之为组合逻辑或()逻辑,并且它们是属于串行语句,即于语句的书写有关。
在Java语 言中,下面描述正确的是()。 A、如某公有接口被声明在一个源文件中,则接口必须和源文件具有相同的名字B、如源文件包含import语句,则语句必须是第一个非空行C、如源文件包含package语句,则语句必须是第一个非空行,非注释行D、如源文件包含main(),则语句必须是第一个非空行
多选题在Java语 言中,下面描述正确的是()。A如某公有接口被声明在一个源文件中,则接口必须和源文件具有相同的名字B如源文件包含import语句,则语句必须是第一个非空行C如源文件包含package语句,则语句必须是第一个非空行,非注释行D如源文件包含main(),则语句必须是第一个非空行
多选题播音的内在语指那些在播音语言中()出来的语句关系和语句本质。在戏剧表演中,也叫“潜台词”。A不便表露B不能表露C没有完全表露D没有直接表露