5、某计算机CPU主频为500MHz，CPI为5. 假定某外设的数据传输率为5MB/s，用DMA方式传送数据。假定每次DMA传送的块大小为5000B，DMA预处理和后处理的开销为500个时钟周期，则CPU用于该外设I/O的时间占整个CPU时间的百分比是多少？（假设DMA与CPU之间没有访存冲突）A．10%B．1%C．0.1%D．0.5%
5、某计算机CPU主频为500MHz，CPI为5. 假定某外设的数据传输率为5MB/s，用DMA方式传送数据。假定每次DMA传送的块大小为5000B，DMA预处理和后处理的开销为500个时钟周期，则CPU用于该外设I/O的时间占整个CPU时间的百分比是多少？（假设DMA与CPU之间没有访存冲突）
A．10%
B．1%
C．0.1%
D．0.5%
参考答案和解析
解: (1) 在中断方式下,每 32 位 (4B) 被中断一次,故每秒中断 0.5MB/4B = 0.5 × 10^6/4 = 12.5 × 10^4 次 1 秒钟用于中断的时钟周期数为:( 18+2 )× 5 × 12.5 × 10^4 = 12.5 × 10^6 因为 CPU 主频为 500MHZ ,所以 CPU 用于该外设 I/O 的时间占整个 CPU 时间的百分比是: 12.5 × 10^6 /500 × 10^-6= 0.025 =2.5% (2) 在 DMA 方式下,每秒进行 DMA 操作 5MB/5000B =10^3 次 ,1 秒钟之内用于 DMA 操作的时钟周期数为: 500 × 10^3 因为 CPU 主频为 500MHZ ,故在 DMA 方式下, CPU 用于该外设 I/O 的时间整个 CPU 时间的百分比是 : 500 × 10^3/(500 × 10^-6) = 10^-3 = 0.1 %
相关考题：
从供选择的答案中选出应填入下列叙述中()内的正确答案：在计算机系统中，当高速外设采用DMA方式进行输入/输出数据传送时，外设和(A 之间直接建立传输数据通路，不需要(B)进行干预，完全由DMA接口硬件控制。DMA控制接口具有下列功能：(1)向CPU发DMA请求。(2)在CPU允许DMA工作时、DMA取得(C)控制权．控制数据传送。(3)确定传送数据的(D)和(E)，并在传送过程中不断修改。(4)重复(1)～(3)，直至全部数据传送结束、给出DMA操作完成信号。供选择的答案A～E：①外设 ②中央处理器 ③主存 ④中断⑤停止 ⑥长度 ⑦起始地址 ⑧传送方式⑨系统总线 ⑩传送速率
在微机系统中，当高速外设采用DMA方式进行输入/输出数据传送时，外设和(1)之间直接建立传输数据通路，不需要(2)进行干预，完全由DMA接口硬件控制。DMA控制接口具有下列功能：①向CPU发DMA请求。②在CPU允许DMA工作时、DMA取得(3)控制权，控制数据传送。③确定传送数据的(4)和(5)，并在传送过程中不断修改。④重复①～⑧，直至全部数据传送结束、给出DMA操作完成信号。A．外设B．CPUC．内存D．中断E．停止
以下关于CPU与I/O设备交换数据时所用控制方式的叙述中，错误的是（ ）。A.程序查询方式下交换数据不占用CPU时间 B.中断方式下CPU与外设可并行工作 C.中断方式下CPU不需要主动查询和等待外设 D.DMA方式下不需要CPU执行程序传送数据
CPU通过接口对外设控制的方式一般包含程序查询方式、中断处理方式和DMA方式，以下描述正确的是______。A.程序查询方式下的结构复杂，但是工作效率很高B.中断处理方式下CPU不再被动等待，而是可以执行其他程序C.DMA方式下的内存和外设之间的数据传输需要CPU介入D.在DMA进行数据传送之前，DMA控制器不需要向CPU申请总线控制权
关于在I/O设备与主机间交换数据的叙述，（）是错误的。A、中断方式下，CPU需要执行程序来实现数据传送任务B、中断方式和DMA方式下，CPU与I／O设备都可并行工作C、中断方式和DMA方式下，快速I/O设备更适合采用中断方式传递数据D、若同时接到DMA请求和中断请求，CPU优先响应DMA请求
在下面有关DMA概念的叙述中，正确的是（）。A、当CPU在执行指令时，CPU与DMA控制器同时提出了对主存访问的要求，这是应首先满足CPU的要求，以免指令执行发生错误，而DMA传送数据是可等待的B、DMA周期挪用方式是在CPU访问存储器总线周期结束时，插入一个DMA访问周期。在此期间，CPU等待或执行不需要访问内存的操作C、因为DMA传送是在DMA控制器控制下内存与外设直接数据传送，因此在这种方式中，始终不需要CPU干预D、CPU在接到DMA请求后，必须尽快地在一条指令执行后予以响应
对于一低速外设，在外设准备数据期间希望CPU能做自己的工作，只有当外设准备好数据后才与CPU交换数据。完成这种数据传送最好选用的传送方式是（）A、无条件传递方式B、查询传送方式C、中断传送方式D、DMA传送方式
单选题某设备以中断方式与CPU进行数据交换，CPU主频为1GHz，设备接口中的数据缓冲寄存器为32位，设备的数据传输率为50KB/s。若每次中断开销（包括中断响应和中断处理）为1000个时钟周期，则CPU用于该设备输入/输出的时间占整个CPU时间的百分比最多是（ ）。A1.25%B2.5%C5%D12.5%
单选题关于在I/O设备与主机间交换数据的叙述，（）是错误的。A中断方式下，CPU需要执行程序来实现数据传送任务B中断方式和DMA方式下，CPU与I／O设备都可并行工作C中断方式和DMA方式下，快速I/O设备更适合采用中断方式传递数据D若同时接到DMA请求和中断请求，CPU优先响应DMA请求
单选题在下面有关DMA概念的叙述中，正确的是（）。A当CPU在执行指令时，CPU与DMA控制器同时提出了对主存访问的要求，这是应首先满足CPU的要求，以免指令执行发生错误，而DMA传送数据是可等待的BDMA周期挪用方式是在CPU访问存储器总线周期结束时，插入一个DMA访问周期。在此期间，CPU等待或执行不需要访问内存的操作C因为DMA传送是在DMA控制器控制下内存与外设直接数据传送，因此在这种方式中，始终不需要CPU干预DCPU在接到DMA请求后，必须尽快地在一条指令执行后予以响应
问答题假定某计算机的CPU主频为80MHz，CPI为4，并且平均每条指令访存1.5次，主存与Cache之间交换的块大小为16B，Cache的命中率为99%，存储器总线宽度为32位。请回答下列问题。 （1）该计算机的MIPS数是多少？平均每秒Cache缺失的次数是多少？在不考虑DMA传送的情况下，主存带宽至少达到多少才能满足CPU的访存要求？ （2）假定在Cache缺失的情况下访问主存时，存在0.0005%的缺页率，则CPU平均每秒产生多少次缺页异常？若页面大小为4KB，每次缺页都需要访问磁盘，访问磁盘时DMA传送采用周期挪用方式，磁盘I/O接口的数据缓冲寄存器为32位，则磁盘I/O接口平均每秒发出的DMA请求次数至少是多少？ （3）CPU和DMA控制器同时要求使用存储器总线时，哪个优先级更高？为什么？ （4）为了提高性能，主存采用4体交叉存储模式，工作时每1/4个存储周期启动一个体。若每个体的存储周期为50ns，则该主存能提供的最大带宽是多少？