某CPU的时钟频率为2.OGHz，其时争；信号周期为 (20) ns。A.2.0B.1.0C.0.5D.0.25
某CPU的时钟频率为2.OGHz，其时争；信号周期为 (20) ns。
A.2.0
B.1.0
C.0.5
D.0.25
相关考题：
假设某CPU的时钟周期为5ns，所访问的主存的存取周期为60ns，为了正确读出主存中的指令和数据，还需在总线周期中插入两个等待状态，则此CPU的总线周期应该为( )。A．10nsB．20nsC．40nsD．50ns
假设某微处理器的主振频率为20MHz，两个时钟周期组成一个机器周期，平均4个机器周期可以完成一条指令，则其时钟周期为(12)ns ，平均运算速度为(13)MIPS。如果主振频率只有10MHz，则时钟周期为(14)ns，平均运算速度为(15)MIPS。若主振频率保持不变，而执行一条指令平均只需要两个机器周期，则平均运算速度可提高到(16)MIPS。A．1.25B．2.5C．5D．10E．25
假设某CPU的一个总线周期为50ns，时钟周期为、2ns，所访问的主存的存取速度为60ns，为了正确读出内存中的指令和数据，须在总线周期中插入的等待状态个数是( )。A．20个B．10个C．5个D．1个
在CPU执行一段程序的过程中，Cache的存取次数为4600次，由主存完成的存取次数为400次。若Cache的存取周期为5ns，主存的存取周期为25ns，则CPU的平均访问时间为______ns。A．5.4B．6.6C．8.8D．9.2
假设微处理器的主振频率为50MHz，两个时钟周期组成一个机器周期，平均三个机器周期完成一条指令，则它的机器周期为(15)ns，平均运算速度近似为(16)MIPS。A．10B．20C．40D．100
某计算机的指令流水线由四个功能段组成，指令流经各功能段的实际(忽略功能段之间的缓存时间)分别是90ns，80ns，70ns，60ns，则该CPU时钟周期至少是()。A.60nsB.70nsC.80nsD.90ns
问答题总线周期的含义是什么？8086/8088的基本总线周期由几个时钟组成？如果一个CPU的时钟频率为24MHz，那么，它的一个时钟周期为多少？一个基本总线周期为多少？