单选题DDRIII内存的突发传输周期值为()。A4B6C8D10

单选题
DDRIII内存的突发传输周期值为()。
A

4

B

6

C

8

D

10


参考解析

解析: 暂无解析

相关考题:

假设8086CPU的主频为5MHz,内存芯片的存取时间为250ns,下面说法中正确的是A.读/写内存时不需要加入等待周期TwB.读/写内存时至少需加入1个等待周期TwC.读/写内存时至少需加入2个等待周期TwD.读/写内存时至少需加入3个等待周期Tw

在主存和CPU之间增加Cache的目的是(17)。在CPU执行一段程序的过程中,Cache的存取次数为2250次,由内存完成的存取次数为250次。若Cache的存取周期为6ns,内存的存取周期为24ns,则Cache的命中率为(18),CPU的平均访问时间为(19)ns。A.提高内存工作的可靠性B.扩展内存容量C.方便用户操作D.提高CPU数据传输速率

GDDR显存芯片是在()内存技术基础上诞生的。 A.SDRAMB.DDRC.DDRIID.DDRIII

下列选项中,内存和CPU型号都适用于IntelG31芯片组的是()。 A.DDRII 1333,酷睿i7950B.DDRIII 2000,酷睿2E7500C.DDRII 1066,酷睿2Q8300D.DDRIII 2200,速龙II640

DDRIII内存采用()封装形式。 A.FBGAB.TSOPC.BGAD.uBGA

DDRIII内存的突发传输周期值为()。 A.4B.6C.8D.10

DDRIII内存的预取位数是()Bit。 A.2B.4C.6D.8

TTI(传输时间间隔)为发送TBS的周期,每一个传输信道都有它独立的传输周期,它可以取的值为()ms。 A.5B.10C.20D.15

内存的工作频率表示的是内存的传输数据的频率,一般使()为计量单位。

我们常在BIOS设置菜单中看到x-y-y-y的值(如为5-2-2-2),它一般描述的是()。A、内存的突发访问模式中连续读写时的时间B、内存顺序访问时的时间C、内存随机访问的时间D、内存地址顺序

DDRIII内存的预取位数是()Bit。A、2B、4C、6D、8

以下台式机内存种类与其引脚数的对应关系正确的有()A、SDRAM-168B、DDR SDRAM-184C、DDRII SDRAM-240D、DDRIII SDRAM-288

CPU和内存间传输数据时,CPU才执行总线周期,若在一个总线周期后,不立即进入下一个总线周期,则系统总线处于()状态。

DDRII内存是一个时钟周期内完成数据传输次数为()。A、1B、2C、4D、不能确定

DDR内存在一个时钟脉冲周期内,传输()次数据

TTI(传输时间间隔)为发送TBS的周期,每一个传输信道都有它独立的传输周期,它可以取的值为()ms。A、5B、10C、20D、15

GPRS/EDGE业务具有以下哪些特点()A、周期性的特大数据量传输B、频繁的、小数据量的数据传输C、较罕见的、大数据量的数据传输D、间歇的、非周期性的(突发的)数据传输

DDRIII800内存的工作频率是()。A、100MHzB、133MHzC、200MHzD、266MHz

目前市场上采用的主流内存类型为()。A、SDRAMB、DDR SDRAMC、DDRIID、DDRIII

DDRIII内存的突发传输周期值为()。A、4B、6C、8D、10

多选题TTI(传输时间间隔)为发送TBS的周期,每一个传输信道都有它独立的传输周期,它可以取的值为()ms。A5B10C20D15

单选题关于DDRⅡ内存,下面四个选项中说法不正确的一项是()A它是新一代的内存标准B其最小数据带宽是DDR内存的两倍C可以在时钟周期的上升沿和下降沿传输数据信息D其外型与DDR相似,引脚数为184线

填空题DDR内存在一个时钟脉冲周期内,传输()次数据

单选题内存参数“台式机/DDRII/256M/DDR533/TinyBGA/CL=4”中“533”是指()。A内存的实际工作频率为533MHzB内存的数据传输率为533MB/sC内存的数据传输率为533Mb/sD内存的理想工作频率为533MHz

单选题DDRIII内存采用()封装形式。AFBGABTSOPCBGADuBGA

单选题DDRIII内存的工作电压为()。A3.3vB2.5vC2.3vD1.5v

单选题DDRIII内存的预取位数是()Bit。A2B4C6D8