当维持阻塞型D触发器CP=1，D=1时，Q端（）。A、置1B、置0C、保持D、不确定

当维持阻塞型D触发器CP=1，D=1时，Q端（）。

  • A、置1
  • B、置0
  • C、保持
  • D、不确定

相关考题：

当J=1,K=1时,在时钟CP的作用下,JK触发器的输出Q的状态不变。() 此题为判断题(对，错)。
查看答案
主从JK触发器的初始状态为0,当J=K=1,CP=1时,Q=1。() 此题为判断题(对，错)。
查看答案
D触发器组成的电路如图a)所示。设Q1、Q2的初始态是0、0，已知CP脉冲波型，Q2的波形是图b)中哪个图形？
查看答案
由两个主从型JK触发器组成的逻辑电路如图a）所示，设Q1、Q2的初始态是00，已知输入信号A和脉冲信号CP的波形如图b）所示，当第二个CP脉冲作用后，Q1Q2将变为（　　）。A．11B．10C．01D．保持00不变
查看答案
由两个主从型JK触发器组成的逻辑电路如图a)所示，设Q1、Q2的初始态是0、0， 已知输入信号A和脉冲信号CP的波形，如图b)所示，当第二个CP脉冲作用后，Q1、Q2将变为：A. 1、1B. 1、0C. 0、1D.保持0、0不变
查看答案
由两个主从型JK触发器组成的电路如图（a）所示，设Q1、Q2的初始态是00，已知输入信号A和脉冲信号CP的波形，如图（b）所示，当第一个CP脉冲作用后，输出将为（　　）。A．00B．01C．10D．11
查看答案
钟控R－S触发器当（），时，触发器输出Q端为A、置0功能B、置1功能C、保持功能D、禁止状态
查看答案
基本的R－S触发器两个输入端R＝1、S＝1，输出端Q＝（）。A、维持原状态B、1C、0
查看答案
已知主从JK触发器的初始状态为0态，当J＝0，K＝1时，CP脉冲作用后，Q端状态应为（）。A、0状态B、1状态C、保持D、翻转
查看答案
二进制异步减法计数器的接法必须把低位触发器的Q端与高位触发器的CP端相连。
查看答案
与非型同步RS触发器，CP=1期间，（），触发器维持原态。A、R=0，S=0B、R=0，S=1C、R=1，S=0D、R=1，S=1
查看答案
型触发器与维持阻塞型触发器对触发脉冲各有什么要求？
查看答案
主从JK触发器的初始状态为0，当J=K=1，CP=1时，Q=1。（）
查看答案
当维持阻塞型D触发器CP=1，D=0时，Q端（）。A、置1B、置0C、保持D、不确定
查看答案
当基本RS触发器的R=0，S=1时，输出端Q等于（）。
查看答案
维持阻塞型D触发器的状态由CP（）时D的状态决定。A、上升沿B、下降沿C、高电平D、低电平
查看答案
当集成维持—阻塞D型触发器的异步置0端RD＝0时，则触发器的次态（）。A、与CP和D有关B、与CP和D无关C、只与CP有关D、只与D有关
查看答案
若D触发器的输入D=1，则当CP到来后其输出Q=1。
查看答案
关于维持阻塞型D触发器说法错误的是（）。A、CP=1时，输出端的状态随着输入端的变化而变化B、CP=0时，输出端的状态随着输入端的变化而变化C、CP=1时，输出端的状态总比输入端状态变化晚一步D、边沿触发方式可以提高可靠性和抗干扰能力
查看答案
对于下降沿触发的D触发器，当时钟CP由1变为0时，触发器的状态Q由0变为1，则该触发器的输入端D为（）。A、无法判断B、任意值C、0D、1
查看答案
一个同步RS触发器，R为复位端，S为置位端，它们均为低电平有效，若CP=0，R=1，S=0，则该触发器Q端的状态（）A、维持不变B、变为0C、变为1D、无法判断
查看答案
钟控R－S触发器当，S＝0，R＝1时，触发器输出Q端为（）A、置0功能B、置1功能C、保持功能D、禁止状态
查看答案
由4个D触发器构成的环形计数器的最高位Q3应与（）相连。A、最高输入端D3B、最高脉冲端CP3C、最低脉冲端CP0D、最低输入端D0
查看答案
主从型JK触发器，在CP的前沿触发，当J=K=1时，为计数状态。
查看答案
判断题若D触发器的输入D=1，则当CP到来后其输出Q=1。A对B错
查看答案
单选题维持阻塞型D触发器的状态由CP（）时D的状态决定。A上升沿B下降沿C高电平D低电平
查看答案
单选题当集成维持—阻塞D型触发器的异步置0端RD＝0时，则触发器的次态（）。A与CP和D有关B与CP和D无关C只与CP有关D只与D有关
查看答案
热门标签