CLK单板的功能不包括（）A、系统时钟产生模块：完成时隙交叉系统需要的系统时钟的产生B、定帧信号产生模块：完成时隙交叉系统需要的定帧和复帧信号的产生C、系统时钟和定帧信号分配模块：完成系统时钟和定帧信息的分配D、主备时钟互锁和互控逻辑模块：完成主备输出时钟和定帧信号的同步，配合系统完成主备时钟板的无缝切换E、提供二层交换功能，实现各业务单板之间通信
CLK单板的功能不包括（）
- A、系统时钟产生模块：完成时隙交叉系统需要的系统时钟的产生
- B、定帧信号产生模块：完成时隙交叉系统需要的定帧和复帧信号的产生
- C、系统时钟和定帧信号分配模块：完成系统时钟和定帧信息的分配
- D、主备时钟互锁和互控逻辑模块：完成主备输出时钟和定帧信号的同步，配合系统完成主备时钟板的无缝切换
- E、提供二层交换功能，实现各业务单板之间通信
相关考题：
在VHDL语言中,下列对时钟边沿检测描述中,错误的是 A.if clk’event and clk = ‘1’ thenB.if falling_edge(clk) thenC.if clk’event and clk = ‘0’ thenD.if clk’stable and not clk = ‘1’ then
8253工作在方式1下,输出负脉冲的宽度等于() A.计数初值N+1个CLK脉冲宽度B.计数初值N-1个CLK脉冲宽度C.计数初值N个CLK脉冲宽度D.计数初值(2N-1)/2个CLK脉冲宽度值
写异步D触发器的verilog module。(扬智电子笔试) module dff8(clk , reset, d, q); input clk; 写异步D触发器的verilog module。（扬智电子笔试）module dff8(clk , reset, d, q);ｉｎｐｕｔ clk;ｉｎｐｕｔ reset;ｉｎｐｕｔ [7:0] d;output [7:0] q;reg [7:0] q;always @ (posedge clk or posedge reset)if(reset)q = 0;elseq = d;endmodule
8253—5工作于方式2时，当计数初值写入CR后，在（）时刻CR内容装入执行单元CE，并启动计数器工作。A、下一个CLK脉冲的下降沿B、下一个CLK脉冲的上升沿C、CLK脉冲的上升沿D、CLK脉冲的下降沿
在ZXONE8000设备中，对CCP和CLK单板说法正确的是（）？A、CCP板提供网元内部以太网交换功能，以便于内部的通信。B、CCP作为H口的主控节点，支持各单板在位信息上报NCP，以及支持NCP硬复位各单板。C、CCP管理电源板，能检测电源板的在位状况、欠过压告警、提供其面板指示灯的显示。D、CLK单板为子架提供时钟，CLK可以用于单层交叉子架中。
多选题在ZXONE8000设备中，对CCP和CLK单板说法正确的是（）？ACCP板提供网元内部以太网交换功能，以便于内部的通信。BCCP作为H口的主控节点，支持各单板在位信息上报NCP，以及支持NCP硬复位各单板。CCCP管理电源板，能检测电源板的在位状况、欠过压告警、提供其面板指示灯的显示。DCLK单板为子架提供时钟，CLK可以用于单层交叉子架中。
单选题8253－5工作于方式3时，当计数值为一奇数时，则输出信号的低电平比高电平持续时间（）A少2个CLK周期B少一个CLK周期C多2个CLK周斯D多一个CLK周期