说说静态、动态时序模拟的优缺点。(威盛VIA 2003.11.06 上海笔试试题)

说说静态、动态时序模拟的优缺点。(威盛VIA 2003.11.06 上海笔试试题)


相关考题:

请简述静态散列和动态散列各自的优缺点。

给出某个一般时序电路的图,有Tsetup,Tdelay,Tck-q,还有 clock的delay,写出决定最大时钟的因素,同时给出表达式。(威盛VIA 2003.11.06 上海笔试试题)

一个四级的Mux,其中第二级信号为关键信号如何改善timing。(威盛VIA2003.11.06上海笔试试题)

卡诺图写出逻辑表达使。(威盛VIA 2003.11.06 上海笔试试题)

please show the CMOS inverter schmatic,layout and its cross sectionwith P-well process.Plot its transfer curve (Vout-Vin) And also explain the operation region of PMOS and NMOS for each segment of the transfer curve? (威盛笔试题c ircuit design-beijing-03.11.09)

画出CMOS的图,画出tow-to-one mux gate。(威盛VIA 2003.11.06 上海笔试试题)

用逻辑们画出D触发器。(威盛VIA 2003.11.06 上海笔试试题)

一个状态机的题目用verilog实现(不过这个状态机画的实在比较差,很容易误解的)。(威盛VIA 2003.11.06 上海笔试试题)

Please draw schematic of a common SRAM cell with 6 transistors,point out which nodes can store data and which node is word line control? (威盛笔试题circuit design-beijing-03.11.09)

Asic的design flow。(威盛VIA 2003.11.06 上海笔试试题)

Please explain how we describe the resistance in semiconductor. Compare the resistance of a metal,poly and diffusion in tranditional CMOS process.(威盛笔试题circuit design-beijing-03.11.09)

cache的主要部分什么的。(威盛VIA 2003.11.06 上海笔试试题)

C语言实现统计某个cell在某.v文件调用的次数(这个题目真bt) (威盛VIA2003.11.06 上海笔试试题)

说出你的最大弱点及改进方法。(威盛VIA 2003.11.06 上海笔试试题)

说出你的理想。说出你想达到的目标。 题目是英文出的,要用英文回答。(威盛VIA2003.11.06 上海笔试试题)

解释setup和hold time violation,画图说明,并说明解决办法。(威盛VIA 2003.11.06 上海笔试试题)

please draw the transistor level schematic of a cmos 2 input AND gate andexplain which input has faster response for output rising edge.(less delaytime)。(威盛笔试题circuit design-beijing-03.11.09)

Please draw schematic of a common SRAM cell with 6 transistors,point outwhich nodes can store data and which node is word line control? (威盛笔试题circuit design-beijing-03.11.09)

请教:外贸公司面试题(2)第1大题第3小题如何解答?【题目描述】3.说说你最大的优缺点?

静态路由与动态路由的优缺点。

试比较静态RAM和动态RAM的优缺点。

笔试法最关键的环节是()A、制定笔试计划B、规划笔试目标C、编制笔试题D、笔试试题的运用

简述动态显示与静态显示的区别及优缺点。

说说静态、动态时序模拟的优缺点。

单选题笔试法最关键的环节是()A制定笔试计划B规划笔试目标C编制笔试题D笔试试题的运用

问答题静态路由与动态路由的优缺点。

问答题说说静态、动态时序模拟的优缺点。