所有的GPIO引脚有一个内部微弱的上拉和下拉，当它们被配置为输出时可以是激活的或者非激活的。
所有的GPIO引脚有一个内部微弱的上拉和下拉，当它们被配置为输出时可以是激活的或者非激活的。
相关考题：
下面是基于ARM内核的嵌入式芯片中有关GPIO的叙述，其中错误的是（）。A.GPIO作为输入接口时具有缓冲功能B.GPIO作为输出接口时具有锁存功能C.GPIO的引脚一般是多功能复用的D.GPIO一般只具有0态和1态，不具有高阻状态
下面关于S3C2410嵌入式微处理器芯片GPIO端口的叙述中，错误的是（）。A.GPIO端口有GPA/GPB/GPC/GPD共4个并行I/O接口B.GPIO端口的多个并行I/O接口中，有的接口的功能是单一的，有的接口的功能是复用的C.GPIO端口的每个并行I/O接口都有控制寄存器、数据寄存器以及上拉寄存器D.GPIO端口属于芯片内部的低带宽组件
下面关于S3C2410嵌入式微处理器芯片GPIO端口的叙述中，错误的是：（）。A.GPIO端口有GPA/GPB/GPC/GPD/GPE/GPF/GPG/GPH多个并行I/O接口B.GPIO端口中有的I/O接口的功能是复用的，例如可以作为外部中断C.GPIO端口中的每个并行I/O接口中的上拉寄存器决定该接口引脚是否要被内部上拉D.GPIO端口属于芯片内部的高带宽组件
纤溶酶原(PLG)可通过三条途径被激活为纤溶酶(PL)，它们是A.内激活途径、外激活途径和共同途径B.内激活途径、外激活途径和外源激活途径C.原发性激活途径、继发性激活途径和共同途径D.内源性激活途径、外源性激活途径和继发性激活途径E.内源性激活途径、外源性激活途径和原发性激活途径
当STM32的I/O端口配置为输入时，输出缓冲器被禁止，施密特触发输入被激活。根据输入配置（上拉，下拉或浮动）的不同，该引脚的弱上拉和下拉电阻被连接。出现在I/O脚上的数据在每个APB2时钟被采样到输入数据寄存器，对输入（）的读访问可得到I/O状态。
为什么要链接GPO？（）A、为了激活GPOB、应用GPO到正确的安全组上C、为了重新使用一个已有的GPO，应用它到另一个OU、域或者站点上D、因为域和站点可以有只应用到它们上的预定义的GPO
下面是关于嵌入式系统中使用的键盘的叙述，其中错误的是（）。A、利用嵌入式芯片的GPIO构成线性键盘时，一个按键需要占用一个GPIO引脚B、采用矩阵键盘结构时，8个GPIO引脚最多能构成12个按键的键盘C、采用机械式按键设计键盘时，按键按下时会产生抖动D、矩阵键盘通常用行扫描法或反转法读取按键的特征值
下面是关于S3C2410的GPIO端口的叙述，其中错误的是（）。A、S3C2410有GPA、GPB、GPC、GPD、GPE、GPF、GPG和GPH这8个GPIO端口，它们都是双功能的I/O端口B、与S3C2410某个GPIO端口对应的控制寄存器决定该端口引脚的功能C、与S3C2410某个GPIO端口对应的数据寄存器存放该端口输入的数据或输出的数据D、与S3C2410某个GPIO端口对应的上拉寄存器决定该端口引脚是否要被内部上拉
下面是基于ARM内核的嵌入式芯片中有关GPIO的叙述，其中错误的是（）。A、GPIO作为输入接口时具有缓冲功能B、GPIO作为输出接口时具有锁存功能C、GPIO的引脚一般是多功能复用的D、GPIO一般只具有0态和1态，不具有高阻状态
飞机高度低于400英尺，在ILS近进期间，处于激活状态的LAND模式：（）A、能够通过按压FCU上的LOC按钮被断开B、当复飞模式被激活时能够被断开C、当APPR按钮被压入时能够被断开D、都不是
单选题按总线共享原则，为避免信号逻辑的混乱和器件的损坏，（）一个以上的输出引脚共享一条信号线。A禁止B允许C当引脚较少时允许D当输出引脚有三态功能时允许