CPU寄存器应该是()速存储器。A、高B、中C、低D、以上任一个
CPU寄存器应该是()速存储器。
- A、高
- B、中
- C、低
- D、以上任一个
相关考题:
8237A清字节指示器命令的作用是( )A.实现CPU一次就能读写16位寄存器的内容B.使CPU不能访问8237A的16位寄存器C.使CPU能够访问16位寄存器的低8位D.使CPU能够访问16位寄存器的高8位
在主存储器和CPU之间增加Cache的目的是______。A.解决CPU和主存之间的速度匹配问题B.扩大主存储器容量C.扩大CPU中通用寄存器的数量D.既扩大主存储器容量,又扩大CPU中通用寄存器的数量
主存储器和CPU之间增加Cache的目的是( )。A.解决CPU和主存之间的速度匹配问题B.扩大主存储器容量C.扩大CPU中通用寄存器的数量D.既扩大主存储器容量,又扩大CPU中通用寄存器的数量
以下关于CPU的叙述中,错误的是( )。A.CPU产生每条指令的操作信号并将操作信号送往相应的部件进行控制B.通用寄存器用来存放从主存储器读出的数据C.数据寄存器DR用于暂存从内存储器中读出或写入的指令D.地址寄存器AR用于存放CPU当前访问的内存单元地址
主存储器和CPU之间增加Cache的目的是()。A、解决CPU和主存之间的速度匹配问题B、扩大主存储器容量C、扩大CPU中通用寄存器的数量D、既扩大主存储器容量,又扩大CPU中通用寄存器的数量
在计算机体系结构中,CPU内部包括程序计数器PC、存储器数据寄存器MDR、指令寄存器IR和存储器地址寄存器MAR等。若CPU要执行的指令为:MOVR0,#100(即将数值100传送到寄存器R0中),则CPU首先要完成的操作是()。A、100→R0B、100→MDRC、PC→MARD、PC→IR
在主存储器和CPU之间增设高速缓冲存储器Cache的目的是()。A、扩大主存储器的容量B、解决CPU与主存储器之间的速度匹配问题C、扩大CPU中通用寄存器的数量D、既扩大主存储器的容量又扩大CPU中通用寄存器的数量
下面数据载体中,按容量递增,速度递减排列的是()A、CPU内部寄存器,高速缓存器,内存储器B、高速缓存器,CPU内部寄存器,内存储器C、内存储器,高速缓存器,CPU内部寄存器D、内存储器,高速缓存器,CPU内部寄存器
单选题CPU中不包括()。A累加器B寄存器C控制器D存储器