关断延时型定时器SF,S端上升沿时,输出Q端为(),断电延时时间到,输出Q端为()。A、0;0B、0;1C、1;1D、1;0

关断延时型定时器SF,S端上升沿时,输出Q端为(),断电延时时间到,输出Q端为()。

  • A、0;0
  • B、0;1
  • C、1;1
  • D、1;0

相关考题:

TTL与非门当输入端A、B取值分别为( )时,输出端值为0。A、 0、0B、0、1C、1、0D、1、1

一个两输入单输出的与门中,两个输入端分别为0和1,那么输出端真值为( )。A、0B、1C、2D、3

由与非门组成的基本RS触发器当输入R=0,S=0时,同向输出端Q=____,反向输出端Q=__,当____时,输出不定状态。

基本R-S触发器输出Q=1时输入变量为()。 A、R=0,S=0B、R=0,S=1C、R=1,S=0D、R=1,S=1

无论J-K触发器原来状态如何,当输入端J=1、K=0时,在时钟脉冲作用下,其输出端Q的状态为()。A、0B、1C、保持不变D、不能确定

双座止回阀两个输入端分别是A和B,其输出端为C,其输出端为0的条件是()A、A=0B=0B、A=0B=0C、A=0B=0D、A=1B=1

下列哪种情况一定使JK触发器的输出端信号翻转()A、CP为下降沿时,J=K=0B、CP为下降沿时,J=K=1C、CP为上升沿时,J=1,K=0D、CP为上升沿时,J=K=1

与非、或非门的封门端电平(输出端状态仅由此端决定,与其它输入端状态无关)为()A、均为低电平0B、均为高电平1C、与非门为1,或非门为0D、与非门为0,或非门为1

一个三输入端与非门输出0的条件是()。A、三个输入端全为0B、任何一个输入端为1C、三个输入端全为1D、任何一个输入端为0

基本的R-S触发器两个输入端R=1、S=1,输出端Q=()。A、维持原状态B、1C、0

由或门的真值表可知,当输入端状态分别为:1、0、0、1时,输出应为:()。A、0B、1C、不定

请根据下列逻辑门电路,判断Q输出端的逻辑值是()。A、0B、1C、00D、11

如果逻辑电路的输入信号采用"正逻辑"表示,则"与"逻辑的输入端应为()时,输出端为"1"。A、1,0B、0,0C、0,1D、1,1

关断延时型定时器SF,S端上升沿时,输出Q端为(),断电延时时间到,输出Q端为()。

基本RS触发器,SD=RD=0时,输出Q为()。A、0B、1C、不变D、不定

当基本RS触发器的R=0,S=1时,输出端Q等于()。

下列哪种情况一定使JK触发器的输出端信号为“1”()A、CP为下降沿时,J=1,K=0B、CP为下降沿时,J=K=1C、CP为下降沿时,J=0,K=1D、CP为下降沿时,J=K=0

双座止回阀的两个输入端分别是A和B,输出端是C,若输出端C为1,则两个输入端的状态不能是()A、A=1B=1B、A=1B=1C、A=0B=1D、A=0B=0

对于异或门电路,当输入端信号分别为0、1和1、1时,输出端信号分别为()A、0、0B、0、1C、1、0D、1、1

CMOS门电路输入端悬空时,该输入端()。A、为0B、为1C、有时为0,有时为1D、不能悬空,否则会损坏电路

74LS373锁存器的OE端等于1时,输出Q0~Q7的状态为()A、Q0-Q7=D0-D7B、全为0C、全为1D、全为高阻状态

触发器的异步置1端有效时,()。A、在时钟作用下对Q清0B、在时钟作用下对Q置1C、立刻对Q清0D、立刻对Q置1

一个同步RS触发器,R为复位端,S为置位端,它们均为低电平有效,若CP=0,R=1,S=0,则该触发器Q端的状态()A、维持不变B、变为0C、变为1D、无法判断

钟控R-S触发器当,S=0,R=1时,触发器输出Q端为()A、置0功能B、置1功能C、保持功能D、禁止状态

TTL门电路输入端悬空时,该输入端()。A、为0B、为1C、有时为0,有时为1D、不能悬空,否则无法确定输入状态

关断延时型定时器SF,S端上升沿时,输出Q端为(),断电延时时间到,输出Q端为()。A、0,0B、0,1C、1,1D、1,0

单选题与非、或非门的封门端电平(输出端状态仅由此端决定,与其它输入端状态无关)为()A均为低电平0B均为高电平1C与非门为1,或非门为0D与非门为0,或非门为1