问答题简述在有Cache情况下，按给出的一个主存地址访存的过程。
问答题
简述在有Cache情况下，按给出的一个主存地址访存的过程。
参考解析
解析：
暂无解析
相关考题：
在存储器层次结构中,存储器从速度最快到最慢的排列顺序是() A、寄存器-主存-Cache-辅存B、寄存器-主存-辅存-CacheC、寄存器-Cache-辅存-主存D、寄存器-Cache-主存-辅存
● 虚拟存储器发生页面失效时，需要进行外部地址变换，即实现 （11） 的变换。（11）A. 虚地址到主存地址B. 主存地址到Cache地址C. 主存地址到辅存物理地址D. 虚地址到辅存物理地址
●以下对Cache和主存叙述中，不正确的是(30)。(30)A.Cache大小一般小于主存B．Cache的存取速度小于主存C．Cache的一个重要指标是命中率D．Cache和主存之间地址映射方式包括全相连、直接相连和组相连
为了提高访存速度，在CPU与cache之间设置一个高速小容量的cache，存放正在执行的程序段，有效地提高了读存速度。写存时为了保持写入cache单元的内容与主存单元内容一致，通常采用两种方法(1)和(2)．A．写直达法B．直接地址映像法C．写回法D．全相联地址映像法
一个设有cache的存储系统中，若主存容量为512KB，cache容量为2KB，每次交换的数据块长度为16B。主存数据调入cache时，为了区分是主存哪个部分哪个字块调入cache中哪个字块位置。因此在cache存储器中还需存放调入主存字块的特征，即cache字块标志(主存高位地址)。cache地址映像若采用直接映像方式，本题中cache字块标志是(1)位，若采用全相联地址映像方式，则cache字块标志是(2)位。A．7B．8C．12D．19
在高速缓存 (Cache) -主存储器构成的存储系统中，（ ）。A.主存地址到Cache地址的变换由硬件完成，以提高速度B.主存地址到Cache地址的变换由软件完成，以提高灵活性C.Cache 的命中率随其容量增大线性地提高D.Cache 的内容在任意时刻与主存内容完全一致
全相联映射方式是指A.主存中地址块与Cache中的地址块全部映射B.主存中任何一个块全部映射到Cache中固定的位置上C.主存中任何一个块与Cache中的块一一对应D.主存中任何一个块均可以映射装入到Cache中任何一个块的位置上
以下关于Cache与主存间地址映射的叙述中，正确的是（ ）。A.操作系统负责管理Cache与主存之间的地址映射B.程序员需要通过编程来处理Cache与主存之间的地址映射C.应用软件对Cache与主存之间的地址映射进行调度D.由硬件自动完成Cache与主存之间的地址映射
在Cache和主存构成的两级存储系统中，Cache的存取时间为100ns，主存的存取时间为1μs，Cache访问失败后CPU才开始访存。如果希望Cache-主存系统的平均存取时间不超过Cache存取时间的15%，则Cache的命中率至少应为()。A.95%B.98%C.98.5%D.99.5%
Pentium机中的寄存器、Cache、主存储器及辅存储器，其存取速度从高到低的顺序是（）A、主存储器，Cache，寄存器，辅存B、快存，主存储器，寄存器，辅存C、寄存器，Cache，主存储器，辅存D、寄存器，主存储器，Cache，辅存
计算机系统中的四级存储器，其存取速度从高到低的顺序是（）A、主存储器，Cache，寄存器，辅存B、快存，主存储器，寄存器，辅存C、寄存器，Cache，主存储器，辅存D、寄存器，主存储器，Cache，辅存
单选题Pentium机中的寄存器、Cache、主存储器及辅存储器，其存取速度从高到低的顺序是（）A主存储器，Cache，寄存器，辅存B快存，主存储器，寄存器，辅存C寄存器，Cache，主存储器，辅存D寄存器，主存储器，Cache，辅存
单选题计算机系统中的四级存储器，其存取速度从高到低的顺序是（）A主存储器，Cache，寄存器，辅存B快存，主存储器，寄存器，辅存C寄存器，Cache，主存储器，辅存D寄存器，主存储器，Cache，辅存
单选题程序员编写程序时，使用的访存地址是（）A主存地址B逻辑地址C物理地址D有效地址