填空题复位操作时，上电以后应至少保持（）个时钟周期的低电平，以确保数据地址和控制线的正确配置。

填空题
复位操作时，上电以后应至少保持（）个时钟周期的低电平，以确保数据地址和控制线的正确配置。

参考解析

解析： 暂无解析

相关考题：

复位时RST端保持高电平时间最少为:()。 A.1个时钟周期B.2个时钟周期C.1个机器周期D.2个机器周期
查看答案
8088/8086一切复位信号至少维持( )个时钟周期的高电平有效。A．1B．2C．3D．4
查看答案
8086/8088的复位信号至少维持( )个时钟周期的高电平方能有效。A．1B．2C．3D．4
查看答案
CPU向存储器读入一个操作数时，“传送数据”是在一个基本的总线周期内的第【 】个时钟周期。
查看答案
内存频率分为()、()和()三种频率。 A.数据、存取周期和DRAM核心B.数据、时钟和SRAM核心C.数据、时钟和DRAM核心D.地址、时钟和DRAM核心
查看答案
内存频率细分为()、()和()三种频率。 A.数据，存取周期，DRAM核心B.数据，时钟，SRAM核心C.数据、时钟、DRAM核心D.地址，时钟，DRAM核心
查看答案
某同步总线的时钟频率为100MHz，宽度为32位，地址/数据线复用，每传输一个地址或者数据占有一个时钟周期。若该总线支持burst（猝发）传输方式，则一次“主存写”总线事务传输一个数组int buf[4]所需要的时间至少是______ns，A.20B.40C.50D.80
查看答案
集中器供电电源中断后，应有措施至少保持数据和时钟3个月。A对B错
查看答案
集中器供电电源中断后，应有措施至少保持数据和时钟3个月。
查看答案
访问I/O端口时，AD0-AD7在（）出现地址信息。A、第一个时钟周期B、第二个时钟周期C、第三个时钟周期D、所有的时钟周期
查看答案
在总线操作周期中，8088CPU会在第（）个时钟周期的前沿测试（）引脚，如果测到无放低电平，CPU（）
查看答案
8086/8088CPU的RESET引脚至少应维持（）个时钟周期的正脉冲宽度才能有效复位。A、4B、5C、2D、3
查看答案
MCS-51单片机的复位电平均为低电平，其持续（保持）时间应在2个机器周期以上。
查看答案
内存频率细分为（）、（）和（）三种频率。A、数据，存取周期，DRAM核心B、数据，时钟，SRAM核心C、数据、时钟、DRAM核心D、地址，时钟，DRAM核心
查看答案
内存频率分为（）、（）和（）三种频率。A、数据、存取周期和DRAM核心B、数据、时钟和SRAM核心C、数据、时钟和DRAM核心D、地址、时钟和DRAM核心
查看答案
集中器供电电源中断后，应有措施至少保持数据和时钟一个月。
查看答案
8088/8086的一切复位信号至少要维持（）个时钟周期。
查看答案
8086要求复位信号至少维持（）个时钟周期的高电平才有效。当复位后，8086将从地址（）开始执行指令。
查看答案
占空比就是输出的PWM中，（）之比。A、低电平保持的时间与该PWM的时钟周期的时间B、高电平保持的时间与该PWM的时钟周期的时间C、高电平保持的时间与低电平保持的时间D、低电平保持的时间与高电平保持的时间
查看答案
8051的（）引脚应至少保持2个机器周期的高电平，才能使8051复位。
查看答案
MCS51单片机RST上持续2个时钟周期的什么电平，系统复位：（）A、高电平B、低电平C、上升D、下降
查看答案
单选题内存频率细分为（）、（）和（）三种频率。A数据，存取周期，DRAM核心B数据，时钟，SRAM核心C数据、时钟、DRAM核心D地址，时钟，DRAM核心
查看答案
判断题MCS-51单片机的复位电平均为低电平，其持续（保持）时间应在2个机器周期以上。A对B错
查看答案
单选题某同步总线的时钟频率为100MHz，宽度为32位，地址/数据线复用，每传输一个地址或数据占用一个时钟周期。若该总线支持突发（猝发）传输方式，则一次“主存写”总线事务传输128位数据所需要的时间至少是（　　）。A20nsB40nsC50nsD80ns
查看答案
单选题内存频率分为（）、（）和（）三种频率。A数据、存取周期和DRAM核心B数据、时钟和SRAM核心C数据、时钟和DRAM核心D地址、时钟和DRAM核心
查看答案
填空题在总线操作周期中，8088CPU会在第（）个时钟周期的前沿测试（）引脚，如果测到无放低电平，CPU（）
查看答案
单选题访问I/O端口时，AD0-AD7在（）出现地址信息。A第一个时钟周期B第二个时钟周期C第三个时钟周期D所有的时钟周期
查看答案
热门标签