当(),则构成翻转型触发器。 A、JK触发器的J=K=1时B、JK触发器的J=K=0时C、T触发器的T=1时D、T触发器的T=0时
主从JK触发器Q的状态是在时钟脉冲CP()发生变化。 A、上升沿B、下降沿C、高电平D、低电平
JK触发器的输入J和K都接高电平上,如果现态为Qn=0,则其次态应为()。 A、0B、1C、高阻D、不定
如果把触发器的JK输入端接到一起,该触发器就转换成()触发器。 A、DB、TC、RSD、Tˊ
由JK触发器装换成的T触发器，其输出状态在CP脉冲的()时变化。A.高电平B.低电平C.上升沿到来D.下降沿到来
JK触发器只要J，K端同时为1，则一定引起状态翻转。()
欲使边沿 JK 触发器构成 T’触发器,则只要使()。 A.JK=01B.JK=11C.JK=10D.JK=00
JK触发器要求状态由1→0,(×表示0或1任意)则其J、K两端输入信号为()。 A、J、K= 1、0B、J、K=×、1C、J、K=×、0
负跳沿触发翻转的主从JK触发器的输入信号应该在CP为__时加入,在CP为__时输入信号要求稳定不变。
JK触发器当J值为0,K值为1时,则触发器()。A、保持原态B、为0态C、为1态D、翻转
只有两个输入信号都是高电平,则输出才为高电平。() 此题为判断题(对，错)。
对边沿JK触发器,在CP为高电平期间,当J=K=1时,状态会翻转一次。() 此题为判断题(对，错)。
JK触发器及其输入信号波形如图所示，该触发器的初值为0，则它的输出Q为：
JK触发器及其输入信号波形图如图所示，该触发器的初值为0,则它的输出Q为：
JK触发器外部连接如图所示，则其输出可表达为（ ）。
图示逻辑电路，输入为X、Y，同它的功能相同的是（ ）。 A． 可控RS触发器 B． JK触发器 C． 基本RS触发器 D． T触发器
将JK触发器JK两端短接，就可以接成（）A.RS触发器B.D触发器C.T触发器D.T′触发器
关于TTL电路与CMOS电路性能的比较，（）说法是正确的。A、TTL电路输入端接高电平时有电流输入B、CMOS电路输入端接高电平时有电流输入C、CMOS电路输入端允许悬空，相当于输入高电平D、TTL电路输入端允许悬空，相当于输入高电平E、TTL电路输入端允许悬空，相当于输入低电平
把一个或非门当成非门来用时只需（）A、将两输入端并接使用B、将其中一个输入端接高电平C、将其中一个输入端接低电平D、将其中一个输入端悬空
若JK触发器Q*=Q’，则输入（J，K）=（）。如果用D触发器完成相同功能，则D=（）
把JK触发器的J与K都接到高电平上，则其特性方程变为（）A、Qn+1=QnB、Qn+1=Q﹣nC、Qn+1=1D、Qn+1=0
对边沿JK触发器，在CP为高电平期间，当J=K=1时，状态会翻转一次。
主从JK触发器、边沿JK触发器和同步JK触发器的逻辑功能完全相同。
欲使JK触发器按工作，可使JK触发器的输入端（）。A、J=K=1B、J=Q，K=QC、J=K=0D、J=1，K=0
一个只有单端输入的边沿触发器，输入信号为0，原来所处状态Q=1，在时钟信号改变时，触发器状态Q变为0，则该触发器为（）。A、RS触发器B、JK触发器C、D触发器D、T触发器
JK触发器输出状态的改变均发生在CP信号的（）。A、高电平B、低电平C、上升沿或下降沿D、上升沿
判断题主从RS触发器不允许出现RS同时为1的输入情况，而主从型JK触发器允许JK同时为1。A对B错