某256×1位的存储芯片内部结构为16×16的存储元矩阵，且采用“重合法”的译码驱动方式来选择存储元，则该芯片引脚中地址线的数目为()。A.256B.32C.16D.8
某256×1位的存储芯片内部结构为16×16的存储元矩阵，且采用“重合法”的译码驱动方式来选择存储元，则该芯片引脚中地址线的数目为()。
A.256
B.32
C.16
D.8
B.32
C.16
D.8
参考解析
解析：当采用“重合法”时，存储芯片内行、列各使用16根选择线便可选中16×16矩阵中的任一位；又采用译码器时，4根地址线即可对应16根选择线，故该芯片引脚中地址线数目为4+4=8。注意，当行地址与列地址分两次传送时，可将芯片引脚中地址线数减少到4，但题中未给出相关说明，且无对应选项。
相关考题：
设存储器的地址线有15条，存储单元为字节，采用2K×4位芯片，按全译码方法组成存储器，当该存储器被扩充成最大容量时，需要此种存储芯片的数量是( )。A．16片B．32片C．64片D．128片
若内存地址区间为4000H—43FFH，每个存储单元可存储16位二进制数，该内存区域由4片存储器芯片构成，则构成该内存所用的存储器芯片的容量是(16)。A．512×16bitB．256×8bitC．256×16bitD．1024×8bit
设存储器的地址线有16条，存储单元为字节，采用2K芯片(4位)，按全译码方法组成存储器，问该存储器被扩充成最大容量时，需要此种存储器芯片数量是( )。A．16片B．32片C．64片D．128片
内存地址从4000H到43FFH，共有_（ ）_个内存单元。若该内存每个存贮单元可存储16位二进制数，并用4片存储芯片构成，则芯片的容量是_（ ）_。 A. 512*16bitB. 256*8bitC. 256*16bit D. 1024*8bit
若片选地址为111时.选定某-32K×16的存储芯片工作，则该芯片在存储器中的首地址和末地址分别为()。A.00000H，01000HB.38000H，3FFFFHC.3800H，3FFFHD.0000H，0100H
设某系统中的数据总线宽度为8bit，地址总线宽度为16bit。若采用4K×4的RAM芯片组成16KB的存储系统。问：该存储系统至少需要多少根地址总线？其中多少根低位地址线用于片内自选（译码）？
已知有16K×1的DRAM芯片，其引脚功能如下：地址输入A6～A0，行地址选择RAS，列地址选择CAS，数据输入端DIN，数据输出端DOUT，控制端WE。请用给定芯片构成256KB的存储器，采用奇偶校验。试问：若芯片内部采用128×128矩阵排列，求异步刷新时该存储器的刷新间隔。
问答题已知有16K×1的DRAM芯片，其引脚功能如下：地址输入A6～A0，行地址选择RAS，列地址选择CAS，数据输入端DIN，数据输出端DOUT，控制端WE。请用给定芯片构成256KB的存储器，采用奇偶校验。试问：若芯片内部采用128×128矩阵排列，求异步刷新时该存储器的刷新间隔。
填空题如果某存储器芯片共有20根地址线的引脚，则该存储器芯片的存储容量为（）。