若处理器预取指令的地址不存在,或该地址不允许当前指令访问,存储器会向处理器发出中止信号,但当预取的指令被执行时,就产生()A、数据中止异常B、指令预取中止异常C、软件中断D、未定义指令异常

若处理器预取指令的地址不存在,或该地址不允许当前指令访问,存储器会向处理器发出中止信号,但当预取的指令被执行时,就产生()

  • A、数据中止异常
  • B、指令预取中止异常
  • C、软件中断
  • D、未定义指令异常

相关考题:

Pentium微处理器指令执行期间的异常有故障(Fault)、陷阱(Trap)和中止(Abort)三种类型。当CPU访问内存时,若被访问的段不存在,则该异常属于上述的【 】类型。

下面异常中,优先级最高的是()。A.数据中止B.复位C.未定义指令,SWID.预取中止E.FIQ

下面异常中,优先级最高的是()。A.未定义指令,SWIB.预取中止C.FIQD.IRQ

下面是8086/8088微处理器有关操作的描述:①计算有效地址②分析指令,产生控制信号③计算物理地址,传送执行过程中需要的操作数或运行结果④预取指令至指令队列缓冲器其中由总线接口部件BIU完成的操作是( )。A.①B.③C.①和②D.②和④

条件转移指令的不确定性往往会影响指令流水线的执行效率。为此,Pentium微处理器采取了指令预取和分支【 】技术,从而较好地解决了这一问题。

经典ARM处理器有7种异常:主要包括复位RESET、未定义指令UND、软件中断SWI、指令预取中止PABT、数据访问中止DABT、外部中断请求IRQ以及(7)___________________,其中优先级最高的异常是(8)__________________。

ARM处理器有7种异常,按向量地址从小到大排列的顺序是:__【7】_____、未定义指令UND、软件中断SWI、指令预取中止PABT、数据访问中止DABT、__【8】_____以及快速中断FIQ。

ARM处理器有7种异常:主要包括___【7】____、未定义指令UND、软件中断SWI、指令预取中止PABT、数据访问中止DABT、____【8】___以及快速中断FIQ。

微处理器在取指令时,机器码从存储器到CPU的指令寄存器,是经过()。A、地址总线B、数据总线C、控制总线

可使用()异常机制实现系统功能调用。A、数据中止异常B、指令预取中止异常C、软件中断D、未定义指令异常

经典ARM处理器有7种异常:主要包括复位RESET、未定义指令UND、软件中断SWI、指令预取中止PABT、数据访问中止DABT、外部中断请求IRQ以及(),其中优先级最高的异常是()。

指令预取

可以通过()异常中断机制仿真浮点向量运算。A、指令预取中止B、未定义的指令C、软件中断(SWI)D、数据访问中止

ARM处理器有7种异常:主要包括()、未定义指令UND、软件中断SWI、指令预取中止PABT、数据访问中止DABT、()以及快速中断FIQ。

ARM7处理器收到快中断请求,则进入()A、快中断异常B、中断异常C、未定义指令异常D、预取中止异常

8086的取指为什么可以被称为指令预取?

ARM处理器收到快中断请求,则进入()异常。A、快中断B、中断C、未定义指令D、预取中止

外部设备向处理器发出中断请求,处理器进入()异常。A、快中断B、中断C、未定义指令D、预取中止

CPU通过()与内存进行数据的交换。A、算术逻辑部件B、指令预取部件C、前端总线D、地址转换部件

填空题ARM处理器有7种异常:主要包括()、未定义指令UND、软件中断SWI、指令预取中止PABT、数据访问中止DABT、()以及快速中断FIQ。

名词解释题指令预取

单选题指令队列的作用是()A暂存操作数地址B暂存操作数C暂存指令地址D暂存预取指令

单选题可以通过()异常中断机制仿真浮点向量运算。A指令预取中止B未定义的指令C软件中断(SWI)D数据访问中止

单选题CPU通过()与内存进行数据的交换。A算术逻辑部件B指令预取部件C前端总线D地址转换部件

填空题经典ARM处理器有7种异常:主要包括复位RESET、未定义指令UND、软件中断SWI、指令预取中止PABT、数据访问中止DABT、外部中断请求IRQ以及(),其中优先级最高的异常是()。

单选题可使用()异常机制实现系统功能调用。A数据中止异常B指令预取中止异常C软件中断D未定义指令异常

单选题若处理器预取指令的地址不存在,或该地址不允许当前指令访问,存储器会向处理器发出中止信号,但当预取的指令被执行时,就产生()A数据中止异常B指令预取中止异常C软件中断D未定义指令异常