C54X系列DSP处理器的累加器A,B是32位的。( ) 此题为判断题(对，错)。
在C54x系列DSP的寻址方式中,使用DP作为直接寻址的偏移寻址范围只有128个字。( ) 此题为判断题(对，错)。
C54x系列DSP只有两个通用的I／O引脚。( ) 此题为判断题(对，错)。
DSP处理器C54x的汇编程序是由许多“段”组成的。( ) 此题为判断题(对，错)。
在C54x系列DSP中断向量表中,每个中断向量的入口地址间隔4个字。( ) 此题为判断题(对，错)。
在C54x系列DSP中断向量表的最大长度只能128字。( ) 此题为判断题(对，错)。
配置锁相环0的参数应该访问下列哪一个寄存器:()。 A.PLL0STATB.PLL1STATC.PLL0COND.PLL0CFG
以下关于嵌入式系统时钟管理的叙述中，错误的是（ ）。A.系统的主时钟可以由外部时钟源提供，也可由外部晶体振荡器提供B.时钟控制逻辑可以在不需要锁相环的情况下产生慢速时钟C.利用锁相环可以对输入时钟进行倍频输出，但无法改变输出时钟的相位D.可以通过软件来控制时钟与每个外围模块的连接还是断开
CPU 的频率有主频、倍频和外频。某处理器外频是200MHz，倍频是13，该款处理器的主频是（ ）。A.2.6GHzB.1300MHzC.15.38MhzD.200MHz
CPU的频率有主频、倍频和外频。某处理器外频是200 MHz，倍频是13，该款处理器的主频是（ ）。A.2.6 GHzB.1300 MHzC.15.38 MHzD.200 MHz
利用PLL（锁相环）控制，通过分频器或频率合成器又可得到（）。A、多级变速或无级调速B、高性能的恒速控制C、很大的运行转矩
在FX2NPLC中配合使用PLS可以实现（）功能。A、计数B、计时C、分频D、倍频
（）也称时钟频率。A、外频B、主频C、前端总线频率D、倍频系数
把频率较高的信号变为频率较低的信号的方法称为（）。A、分频B、倍频C、混频D、失频
锁相环（pll）是一种实现相位自动锁定的控制系统，它一般有（）等部件。A、鉴相器B、考兹振荡器C、环路滤波器D、vco振荡器
关于锁相环电路，以下说法错误的是（）A、用于调节VCO产生振荡信号的频率B、损坏会影响开机C、损坏会引起无信号不入网的故障D、PLL通常表示锁相环
CPU的内部时钟频率和外部时钟频率就是我们所说的CPU的（）。A、主频和倍频B、超频和外频C、主频和外频D、外频与倍频
锁相环是由鉴相器（）低通滤波器三大部件组成.A、压控振荡器B、分频器C、译码器
倍频是指CPU的时钟频率和系统总线（外频）间相差的倍数。
由900Hz信号得到150Hz和90Hz信号分别需要进行（）。A、6分频，10分频B、10分频，6分频C、6倍频，10倍频D、10倍频，6倍频
在主振放大式雷达发射机中，稳频振荡器输出的信号通常经过下列处理电路后到达输出端（）。A、调制，频率合成，放大B、放大，倍频，解调C、调制，放大，倍频D、倍频，分频，调制
利用PLL（锁相环）控制可以得到（）.A、很大的起动转矩B、极稳定的转速C、较高的自然振动频率
判断题C54x系列DSP处理器中，实现时钟频率倍频或分频的部件是锁相环PLL。A对B错
单选题CPU的内部时钟频率和外部时钟频率就是我们所说的CPU的（）。A主频和倍频B超频和外频C主频和外频D外频与倍频
填空题C54x系列DSP上电复位后的工作频率是由片外3个管脚（）；（）；（）来决定的。
判断题GPS卫星发送的信号都是在基准频率为10.23MHz的基础上，经倍频或分频产生的。A对B错
单选题利用PLL（锁相环）控制，通过分频器或频率合成器又可得到（）。A多极变速或无极调速B很高的速度C很大的运行转矩D很大的启动转矩