下列关于并行进位的描述中不正确的是A.提高运算的精确度B.提高算术运算的速度C.提高逻辑运算的速度D.保证运算的可靠性

下列关于并行进位的描述中不正确的是

A.提高运算的精确度

B.提高算术运算的速度

C.提高逻辑运算的速度

D.保证运算的可靠性


参考答案和解析
提高运算的精确度;提高逻辑运算的速度;保证运算的可靠性

相关考题:

加法器有串行进位和并行进位两种连接方式:() A、串行进位加法器的电路结构简单,工作速度慢。B、并行进位加法器的速度快,电路结构复杂。C、串行进位加法器的电路结构简单,工作速度快。D、并行进位加法器的速度慢,电路结构简单。

串行进位加法器电路简单、但速度较慢,并行进位加法器速度较快、但电路复杂。() 此题为判断题(对,错)。

关于OpenMP循环并行程序的编写,下列说法中不正确的是____。 A、程序员无需编写线程创建和管理代码B、程序员无需编写循环划分代码C、程序员需指出哪个循环应并行D、程序员需编写线程同步代码

用八片74181和两片74182可组成________。A.组内并行进位、组间串行进位的32位ALUB.二级先行进位结构的32位ALUC.组内先行进位、组间先行进位的16位ALUD.三级先行进位结构的32位ALU

二进制并行加法器中,采用先行进位的目的是简化电路结构。()

提高并行加法器速度的关键是尽量加快进位产生和传递的速度。() 此题为判断题(对,错)。

下面说法中不正确的是().A、CF是进位标志B、PF是奇偶校验标志C、AF是辅助进位标志D、ZF是方向标志

下列关于防火墙技术的描述中,不正确的是( )

用8片741 81和2片74182DT。可组成( )。A.采用组内并行进位、组间串行进位结构的32位ALUB.采用二级先行进位结构的32位ALUC.采用组内先行进位、组间先行进位结构的16位ALUD.采用三级先行进位结构的32位ALU

下列关于槲寄生描述不正确的是( )

下列关于没药的描述,不正确的是( )

下列关于Windows XP对话框的描述中,不正确的是( )。

用74181和74182芯片构成小组内并行进位,小组间并行进位,大组间串行进位的32位ALU,需要74182芯片的片数为()。A.0B.1C.2D.3

在串行进位的并行加法器中,影响加法器运算速度的关键因素是()。A.门电路的级延迟B.元器件速度C.进位传递延迟D.各位加法器速度的不同

设计一个64位全并行的ALU需要()片先行进位部件74182。

4片74181 ALU和1片74182 CLA相配合,具有()传递功能。A、 串行进位B、 组内并行进位,组间串行进位C、 组内串行进位,组间并行进位D、 组内、组间均为并行进位

关于版本控制以下描述不正确的是() A、自动跟踪每个文件和目录的变更情况B、支持并行开发C、ClearCase提供版本管理功能D、能够提高软件可移植性

加法器采用并行进位的目的是()。A、提高加法器的速度B、快速传递进位信号C、优化加法器结构D、增强加法器功能

74181算术逻辑单元含有()位并行进位全加器。A、3B、4C、5D、6

关于PSW中CY位描述错误的是().A、CY位不可以进行位寻址B、存放算术运算的进位标志C、在位操作中,作为累加位使用D、数据校验中判断奇偶位用E、数据计算中溢出位

并行加法器采用超前进位的目的是简化电路结构。

下述关于并行接口的描述中不正确的是()。A、并行接口一次可并行传输多个数据位B、并行接口比串行接口的数据传输速率高C、并行接口数据传输具有单向性,即数据只能向一个固定的方向传输D、并行接口的数据传输稳定性不如串行接口

填空题设计一个64位全并行的ALU需要()片先行进位部件74182。

单选题4片74181 ALU和1片74182 CLA相配合,具有()传递功能。A 串行进位B 组内并行进位,组间串行进位C 组内串行进位,组间并行进位D 组内、组间均为并行进位

单选题下列关于神经网络系统应用特点的说法中,不正确的是()。A并行分布处理B线性映射C通过训练进行学习D适应与集成

单选题加法器采用并行进位的目的是()。A提高加法器的速度B快速传递进位信号C优化加法器结构D增强加法器功能

单选题关于版本控制以下描述不正确的是()A自动跟踪每个文件和目录的变更情况B支持并行开发CClearCase提供版本管理功能D能够提高软件可移植性

单选题74181算术逻辑单元含有()位并行进位全加器。A3B4C5D6