组合逻辑电路中的险象是一种非瞬态现象，能够永久的破坏正常的逻辑关系。
组合逻辑电路中的险象是一种非瞬态现象，能够永久的破坏正常的逻辑关系。
参考答案和解析
正确
相关考题：
以下表述正确的是（）。A.组合逻辑电路和时序逻辑电路都具有记忆能力。B.组合逻辑电路和时序逻辑电路都没有记忆能力。C.组合逻辑电路有记忆能力，而时序逻辑电路没有记忆能力。D.组合逻辑电路没有记忆能力，而时序逻辑电路有记忆能力。
对于正常使用极限状态设计，应考虑结构作用效应的最不利组合，即（）。A、基本组合、偶然组合、准永久组合B、永久组合、频遇组合、准永久组合C、标准组合、频遇组合、准永久组合D、标准组合、短暂组合、持久组合
下列说法不正确的是（）。A、逻辑电路可以分为组合逻辑电路和时序逻辑电路两类B、组合逻辑电路中任意时刻产生的稳定输出信号，不仅取决于该时刻电路的输入信号，还取决于电路原来的状态C、时序逻辑电路通常由组合电路和存储电路组成D、存储电路是由触发器组成的
单选题对于正常使用极限状态设计，应考虑结构作用效应的最不利组合，即（）。A基本组合、偶然组合、准永久组合B永久组合、频遇组合、准永久组合C标准组合、频遇组合、准永久组合D标准组合、短暂组合、持久组合
判断题组合逻辑电路中，消除冒险现象的方法有加封锁脉冲；加选通脉冲；接入滤波电容及修改逻辑设计的方法。A对B错