1、计算斐波那契数列的前16个数，将你设计的程序分别在单周期微架构和流水线架构上执行，如果发生数据冲突或结构冲突，用插入空操作指令和调整指令顺序的方法解决。 （1）分别写出单周期和流水线执行的汇编语言程序。 （2）你的程序在单周期微架构上需要多少个周期？在流水线微架构上需要多少个周期？假设流水线的时钟周期为T，单周期微架构的时钟周期为5T，你的程序在流水线执行的加速比是多少？
1、计算斐波那契数列的前16个数，将你设计的程序分别在单周期微架构和流水线架构上执行，如果发生数据冲突或结构冲突，用插入空操作指令和调整指令顺序的方法解决。 （1）分别写出单周期和流水线执行的汇编语言程序。 （2）你的程序在单周期微架构上需要多少个周期？在流水线微架构上需要多少个周期？假设流水线的时钟周期为T，单周期微架构的时钟周期为5T，你的程序在流水线执行的加速比是多少？
参考答案和解析
2583上传截图或照片
相关考题：
●在下列不同结构的处理机上执行6×6的矩阵乘法C=A×B，计算所需要的最短时间。只计算乘法指令和加法指令的执行时间，不计算取操作数、数据传送和程序控制等指令的执行时间。加法部件和乘法部件的延迟时间都是3个时钟周期，另外，加法指令和乘法指令还要经过"取指令"和"指令译码"的时钟周期，每个时钟周期为20ns，C的初始值为"0"。各操作部件的输出端有直接数据通路连接到有关操作部件的输入端，在操作部件的输出端设置有足够容量的缓冲寄存器。如果处理机内只有一个通用操作部件，采用顺序方式执行指令，那么所需要的时间为 (5) 。如果单流水线标量处理机，有一条两个功能的静态流水线，流水线每个功能段的延迟时间均为一个时钟周期，加法操作和乘法操作各经过3个功能段，那么所需要的时间为 (6) 。(5) A．105.6msB．52.8msC．39.6msD．72.8ms(6) A．6480nsB．3240nsC．4020nsD．8040ns
下面是关于Pentium 4微处理器中指令流水线的叙述，其中错误的是A．有多条指令流水线B．每条指令流水线有多级C．每级流水线的执行时间需要多个时钟周期D．采用指令流水线结构有利于提高微处理器的运算速度
下面是是关于Pentium 微处理器总线时序的叙述，其中错误的是A．CPU通过总线接口部件完成一次存储器读/写I/0所需要的时间称为总线周期B．Pentium微处器执行流水线式总线周期时，下一个总线周期使用的地址在前一个总线周期传送数据时提供C．Pentium微处器的基本总线周期需要2个或2个以上的总线时钟周期D．Pentium 微处理器的突发式读总线周期由2-1-1-1个时钟周期组成, 共传递5个64位数据
● 计算机中，执行一条指令所需要的时间称为指令周期，完成一项基本操作所需要的时间称为机器周期，时钟脉冲的重复周期称为时钟周期。因此， （8） 。（8)A. 时钟周期大于机器周期B. 时钟周期等于机器周期C. 机器周期大于指令周期D. 指令周期大于时钟周期
下面关于Pentium引入的超标量流水线技术描述正确的是__。A.在内部有可以并行执行的5条整数处理流水线B.可以达到每个时钟周期执行2条指令C.可以达到每个时钟周期执行5条指令D.有两个缓冲区
在下列不同结构的处理机上执行6x6的矩阵乘法C：A×B，计算所需要的最短时间。只计算乘法指令和加法指令的执行时间，不计算取操作数、数据传送和程序控制等指令的执行时间。加法部件和乘法部件的延迟时间都是3个时钟周期，另外，加法指令和乘法指令还要经过“取指令”和“指令译码”的时钟周期，每个时钟周期为20ns，C的初始值为“0”。各操作部件的输出端有直接数据通路连接到有关操作部件的输入端，在操作部件的输出端设置有足够容量的缓冲寄存器。如果处理机内只有一个通用操作部件，采用顺序方式执行指令，那么所需要的时间为(5)。如果单流水线标量处理机，有一条两个功能的静态流水线，流水线每个功能段的延迟时间均为一个时钟周期，加法操作和乘法操作各经过3个功能段，那么所需要的时间为(6)。A．105.6msB．52.8msC．39.6msD．72.8ms
计算机中，执行一条指令所需要的时间称为指令周期，完成一项基本操作所需要的时间称为机器周期，时钟脉冲的重复周期称为时钟周期。因此，______。A．时钟周期大于机器周期B．指令周期等于机器周期C．机器周期大于指令周期D．指令周期大于时钟周期
嵌入式处理器流水线技术中的结构冒险是指（ ）。A.因无法提供执行所需数据而导致指令不能在预定的时钟周期内执行的情况B.因取到指令不是所需要的而导致指令不能在预定的时钟周期内执行的情况C.因缺乏硬件支持而导致指令不能在预定的时钟周期内执行的情况D.因硬件出错而导致指令不能在预定的时钟周期内执行的情况
某计算机系统采用5级流水线结构执行指令，设每条指令的执行由取指令(2 Δt )、分析指令(1Δt )、取操作数(3Δt )、运算(1Δt )和写回结果(2Δt ) 组成， 并分别用5 个子部件完成，该流水线的执行周期为（请作答此空） ；若连续向流水线输入10条指令，该流水线完成的时间为（ ）。A.3ΔtB.1ΔtC.2ΔtD.7Δt
某计算机系统采用5级流水线结构执行指令，设每条指令的执行由取指令(2 Δt )、分析指令(1Δt )、取操作数(3Δt )、运算(1Δt )和写回结果(2Δt ) 组成， 并分别用5 个子部件完成，该流水线的执行周期为（ ） ；若连续向流水线输入10条指令，该流水线完成的时间为（请作答此空）。A.46ΔtB.36ΔtC.90ΔtD.40Δt
某计算机系统采用4级流水线结构执行命令，设每条指令的执行由取指令（2Δt）、分析指令（1Δt）、取操作数（3Δt）、运算并保存结果（2Δt）组成（注：括号中是指令执行周期）。并分别用4个子部件完成，该流水线的最大吞吐率为（请作答此空）；若连续向流水线输入5条指令，则该流水线的加速比为（ ）。A.1B.1/2ΔtC.1/3ΔtD.1/8Δt
某计算机系统采用4级流水线结构执行命令，设每条指令的执行由取指令（2Δt）、分析指令（1Δt）、取操作数（3Δt）、运算并保存结果（2Δt）组成（注：括号中是指令执行周期）。并分别用4个子部件完成，该流水线的最大吞吐率为（ ）；若连续向流水线输入5条指令，则该流水线的加速比为（请作答此空）。A.1:1B.2:1C.8:3D.3:8
指令流水线右取指（IF） 、译码（ID）、执行 （EX） 、访存（MEM）、写回寄存器堆（WB）五个过程段，共有20条指令连续输入此流水线。 （1）画出流水处理的时空图，假设时钟周期为100ns。 （2）求流水线的实际吞吐率（单位时间里执行完毕的指令数）。
现采用4级流水线结构分别完成一条指令的取指、指令译码和取数、运算以及送回运算结果4个基本操作，每步操作时间依次为60ns、100ns、50ns和 70ns。该流水线的操作周期应为(1)ns。若有一小段程序需要用20条基本指令完成(这些指令完全适合于流水线上执行)，则得到的第一条指令 结果需(2)ns，完成该段程序需(3)ns。在流水线结构的计算机中，频繁执行(4)指令时会严重影响机器的效率。当有中断请 求发生时，采用不精确断点法，则将(5)。空白（5）处应选择（）A、仅影响中断响应时间，不影响程序的正确执行B、不仅影响中断响应时间，还影响程序的正确执行C、不影响中断响应时间，但影响程序的正确执行D、不影响中断响应时间，也不影响程序的正确执行
基本DLX流水线中，假设分支指令需要4个时钟周期，其它指令需要5个时钟周期，分支指令占总指令数的12%，问CPI=（），若把ALU指令的写回提前到MEM段，ALU指令占总指令数的44%，则PI=（）。
假设同一套指令集用不同的方法设计了两种机器M1和M2。机器M1的时钟周期为0.8ns，机器M2的时钟周期为1.2ns。某个程序P在机器M1上运行时的CPI为4，在M2上的CPI为2。对于程序P来说，哪台机器的执行速度更快？快多少？
单选题计算机中，执行一条指令所需要的时间称为指令周期，完成一项基本操作所需要的时间称为机器周期，时钟脉冲的重复周期称为时钟周期。因此（）。A时钟周期大于机器周期B时钟周期等于机器周期C机器周期大于指令周期D指令周期大于时钟周期
填空题基本DLX流水线中，假设分支指令需要4个时钟周期，其它指令需要5个时钟周期，分支指令占总指令数的12%，问CPI=（），若把ALU指令的写回提前到MEM段，ALU指令占总指令数的44%，则PI=（）。
单选题计算机中，执行一条指令所需要的时间称为指令周期，完成一项基本操作所需要的时间称为机器周期，时钟脉冲的重复周期称为时钟周期。因此（）。A时钟周期大于机器周期B指令周期等于机器周期C机器周期大于指令周期D指令周期大于时钟周期
单选题某CPU主频为1.03GHz，采用4级指令流水线，每个流水段的执行需要1个时钟周期。假定CPU执行了100条指令，在其执行过程中没有发生任何流水线阻塞，此时流水线的吞吐率为（ ）。A0.25×109条指令/秒B0.97×109条指令/秒C1.0×109条指令/秒D1.03×109条指令/秒