实模式下，CPU要执行的下一条指令的逻辑地址分别存放在（）寄存器中。A．DS:IPB．SS:IPC．CS:SPD．CS:IPE．DS:DIF．ES:DI
实模式下，CPU要执行的下一条指令的逻辑地址分别存放在（）寄存器中。
A．DS:IP
B．SS:IP
C．CS:SP
D．CS:IP
E．DS:DI
F．ES:DI
参考答案和解析
CS:IP
相关考题：
下面的叙述中正确的是______。A．在CPU中跟踪下一条指令地址的寄存器是主存地址寄存器B．在CPU中跟踪下一条指令地址的寄存器是指令寄存器C．在CPU中跟踪下一条指令地址的寄存器是指令计数器D．在CPU中跟踪下一条指令地址的寄存器是状态条件寄存器
下面表述不正确的是（ ）。A.算术逻辑单元可以进行数据的算术运算和逻辑运算。B.数据缓冲寄存器为ALU提供一个工作区，用来暂存数据。C.地址寄存器用来保存当前CPU所访问的内存单元的地址。D.程序计数器用来存储下一条要执行指令的地址。
CPU中有若干寄存器，其中存放存储器中数据和指令地址的寄存器、存放CPU将要执行的下一条指令地址的寄存器、存数据和指令的寄存器分别是()。A.地址寄存器B.程序计数器C.数据寄存器D.指令寄存器
单选题在CPU中，（）是指挥中心，它有一个指令计数器，用来存放CPU下一条要执行的指令的地址，CPU将按照该地址从内存读取所要执行的指令。A寄存器B控制器C运算器D指挥器