cpu访问主存储器是cpu必备的基本功能之一,为此指令必须设置专门的访存指令。() 此题为判断题(对，错)。
多处理机系统中的素数模低位交叉存储器可以避免所有访存冲突。
MIPSR4000整型流水线共有（）段，和DLX流水线不同，R4000特别考虑了流水访问（）的操作。
基本DLX流水线中，IF与Mem两个阶段都要访问存储器，怎样避免访存冲突？
当流水线中数据和指令存在同一存储器中时，访存指令会引起存储器访问冲突，这种冲突是因为（）相关引起的。
基本DLX流水线中，ALU指令在MEM段的处理动作可表示为：MEM/WB.ALUOutput←（）；
基本DLX流水线中四个多路选择器的控制端由哪些信息决定？
基本DLX流水线中，Load指令在MEM段的处理动作可表示为（）←Mem[EX/MEM.ALUOutput]；
在DLX基本流水线中可采用哪些静态方法降低分支损失？
在基本DLX流水线基础上，避免控制相关的方法有哪些？
基本DLX流水线中，IF段操作可表示为：IF/ID.IR←（）；IF/ID.NPC，PC←（ifEX/MEM.cond{（）}else{}）；
基本DLX流水线中，假设分支指令需要4个时钟周期，其它指令需要5个时钟周期，分支指令占总指令数的12%，问CPI=（），若把ALU指令的写回提前到MEM段，ALU指令占总指令数的44%，则PI=（）。
基本DLX流水线中，load/store指令在EX段的处理动作可表示为：EX/MEM.ALUOutput←（）+（）；
DLX流水线避免控制相关的方法有（）、（）、（）。
基本DLX流水线中，store指令在MEM段的处理动作可表示为：或Mem[（）]←（）；
填空题基本DLX流水线中，IF段操作可表示为：IF/ID.IR←（）；IF/ID.NPC，PC←（ifEX/MEM.cond{（）}else{}）；
填空题MIPSR4000整型流水线共有（）段，和DLX流水线不同，R4000特别考虑了流水访问（）的操作。
问答题在基本DLX流水线基础上，避免控制相关的方法有哪些？
填空题DLX流水线避免控制相关的方法有（）、（）、（）。
填空题基本DLX流水线中，store指令在MEM段的处理动作可表示为：或Mem[（）]←（）；
填空题基本DLX流水线中，Load指令在MEM段的处理动作可表示为（）←Mem[EX/MEM.ALUOutput]；
填空题基本DLX流水线中，假设分支指令需要4个时钟周期，其它指令需要5个时钟周期，分支指令占总指令数的12%，问CPI=（），若把ALU指令的写回提前到MEM段，ALU指令占总指令数的44%，则PI=（）。
填空题基本DLX流水线中，ALU指令在MEM段的处理动作可表示为：MEM/WB.ALUOutput←（）；
填空题当流水线中数据和指令存在同一存储器中时，访存指令会引起存储器访问冲突，这种冲突是因为（）相关引起的。
判断题多处理机系统中的素数模低位交叉存储器可以避免所有访存冲突。A对B错
填空题基本DLX流水线中，load/store指令在EX段的处理动作可表示为：EX/MEM.ALUOutput←（）+（）；
问答题TMS320C54x芯片的流水线冲突是怎样产生的？ 有哪些方法可以避免流水线冲突？