1、假定一个多周期处理器有以下几类MIPS指令:R型运算指令、I型运算指令、load/store指令、分支指令Beq、J型跳转指令。若不考虑多路选择器、控制单元、PC、扩展单元和传输线路的延迟,其他各主要单元的操作时间如下:存储器:300ps;ALU:200ps、寄存器文件:100ps,则该CPU的时钟周期大约为()。A.100psB.200psC.300psD.1ns(1000ps)
1、假定一个多周期处理器有以下几类MIPS指令:R型运算指令、I型运算指令、load/store指令、分支指令Beq、J型跳转指令。若不考虑多路选择器、控制单元、PC、扩展单元和传输线路的延迟,其他各主要单元的操作时间如下:存储器:300ps;ALU:200ps、寄存器文件:100ps,则该CPU的时钟周期大约为()。
A.100ps
B.200ps
C.300ps
D.1ns(1000ps)
参考答案和解析
D 单周期处理器时钟周期取为“Load”指令的执行时间(最长),它等于读指令存储器(取指)的时间、读寄存器堆(取形式地址)的时间、ALU(计算有效地址)的时间、读数据存储器(取操作数)的时间与写寄存器堆(将操作数写入目的寄存器)的时间之和。1ns=1000ps。
相关考题:
基本DLX流水线中,假设分支指令需要4个时钟周期,其它指令需要5个时钟周期,分支指令占总指令数的12%,问CPI=(),若把ALU指令的写回提前到MEM段,ALU指令占总指令数的44%,则PI=()。
CPU每进行一次操作,都要有时间开销。下列几种周期按由短到长排列的是()。A、时钟周期、CPU周期、指令周期B、CPU周期、指令周期、时钟周期C、指令周期、CPU周期、时钟周期D、CPU周期、时钟周期、指令周期
CPU执行每一条指令都要分成若干步:取指令、指令译码、取操作数、执行运算、保存结果等。CPU在取指令阶段的操作是()A、从硬盘读取一条指令并放入内存储器B、从内存储器(或cache)读取一条指令放入指令寄存器C、从指令寄存器读取一条指令放入指令计数器D、从内存储器读取一条指令放入运算器
填空题基本DLX流水线中,假设分支指令需要4个时钟周期,其它指令需要5个时钟周期,分支指令占总指令数的12%,问CPI=(),若把ALU指令的写回提前到MEM段,ALU指令占总指令数的44%,则PI=()。
单选题CPU每进行一次操作,都要有时间开销。下列几种周期按由短到长排列的是()。A时钟周期、CPU周期、指令周期BCPU周期、指令周期、时钟周期C指令周期、CPU周期、时钟周期DCPU周期、时钟周期、指令周期