以下关于cache大小、主存块大小和cache缺失率之间关系的叙述中，错误的是（）。A．cache容量越大，cache缺失率越低B．主存块越大，cache缺失率越低C．主存块大小和cache容量无密切关系D．主存块大小通常为几十到上百个字节
以下关于cache大小、主存块大小和cache缺失率之间关系的叙述中，错误的是（）。
A．cache容量越大，cache缺失率越低
B．主存块越大，cache缺失率越低
C．主存块大小和cache容量无密切关系
D．主存块大小通常为几十到上百个字节
参考答案和解析
B
相关考题：
● 以下关于CPU 与主存之间增加高速缓存（Cache）的叙述中，错误的是 （4） 。（4）A. Cache扩充了主存储器的容量B. Cache可以降低由于CPU 与主存之间的速度差异造成的系统性能影响C. Cache的有效性是利用了对主存储器访问的局部性特征D. Cache中通常保存着主存储器中部分内容的一份副本
以下关于CPU与主存之间增加调整缓存(Cache)的叙述,不正确的是()。 A.Cache扩充了主存储器的容量B.Cache可以降低由于CPU与主存之间的速度差异造成的系统性能影响C.Cache的有效性是利用了对主存储器访问的局部特征D.Cache中通常保存着主存储器中部分内容的一份副本
● 在Cache-主存两级存储体系中，关于Cache的叙述，错误的是 （15） 。（15）A. Cache设计的主要目标是在成本允许的情况下达到较高的命中率，使存储系统具有最短的平均访问时间B. Cache设计的一个重要原则是在争取获得较快的存取速度和花费较低的存储成本之间达到合理的折衷C. 除了 Cache 容量和块的大小，地址相联方式和替换策略也会影响 Cache的命中率D. 在速度要求较高的场合采用直接映像，在速度要求较低的场合采用组相联或全相联
以下关于Cache(高速缓冲存储器)的描述，(9)是错误的。A．在体系结构上，Cache存储器位于主存与CPU之间B．Cache存储器存储的内容是主存部分内容的拷贝C．使用Cache存储器并不能扩大主存的容量D．Cache的命中率只与其容量相关
()把主存储器和Cache按同样大小划分成块,再将主存储器和Cache按同样大小划分成组,每一组由相同的块数组成,然后将主存储器按Cache大小分成区,主存储器每个区的组数与Cache的组数相同。 A.全相联映象B.直接映象C.组相联映象D.以上都不是
下面关于Cache的叙述，“(6)”是错误的。A．在体系结构上，Cache存储器位于主存与CPU之间B．Cache存储器存储的内容是动态更新的C．使用Cache存储器并不能扩大主存的容量D．Cache的命中率只与其容量相关
以下关于CPU与主存之问增加高速缓存(Cache)的叙述中，错误的是______。A．Cache扩充了主存储器的容量B．Cache可以降低由于CPU与主存之间的速度差异造成的系统性能影响C．Cache的有效性是利用了对主存储器访问的局部性特征D．Cache中通常保存着主存储器中部分内容的一份副本A．B．C．D．
关于Cache(高速缓冲存储器)的说法中，错误的是(9)。A．在体系结构上，Cache存储器位于主存与CPU之间B．Cache存储器存储的内容是主存部分内容的拷贝C．使用Cache存储器并不能扩大主存的容量D．Cache的命中率只与其容量相关
●以下对Cache和主存叙述中，不正确的是(30)。(30)A.Cache大小一般小于主存B．Cache的存取速度小于主存C．Cache的一个重要指标是命中率D．Cache和主存之间地址映射方式包括全相连、直接相连和组相连
在Cache-主存两级存储体系中，关于Cache的叙述，错误的是(11)。A.Cache设计的主要目标是在成本允许的情况下达到较高的命中率，使存储系统具有最短的平均访问时间B.Cache设计的一个重要原则是在争取获得较快的存取速度和花费较低的存储成本之间达到合理的折衷C.除了Cache容量和块的大小，地址相联方式和替换策略也会影响Cache的命中率D.在速度要求较高的场合采用直接映像，在速度要求较低的场合采用组相联或全相联 试题11分析
以下关于Cache (高速缓冲存储器)的叙述中，不正确的是（ ）。A. Cache 的设置扩大了主存的容量B. Cache 的内容是主存部分内容的拷贝C. Cache 的命中率并不随其容量增大线性地提高D. Cache 位于主存与 CPU 之间
以下关于Cache与主存间地址映射的叙述中，正确的是( )。A.操作系统负责管理C,ache与主存之间的地址映射B.程序员需要通过编程来处理Cache与主存之间的地址映射C.应用软件对C ache与主存之间的地址映射进行调度D.由硬件自动完成Cache与主存之间的地址映射
● 下面关于 Cache（高速缓冲存储器）的叙述， “ （9） ”是错误的。（9）A. 在体系结构上，Cache 存储器位于主存与 CPU之间B. Cache 存储器存储的内容是主存部分内容的拷贝C. 使用 Cache 存储器并不能扩大主存的容量D. Cache 的命中率只与其容量相关
以下关于Cache与主存间地址映射的叙述中，正确的是（ ）。A.操作系统负责管理Cache与主存之间的地址映射B.程序员需要通过编程来处理Cache与主存之间的地址映射C.应用软件对Cache与主存之间的地址映射进行调度D.由硬件自动完成Cache与主存之间的地址映射
采用组相联映像的Cache存储器，为提高其等效性访问速度应（）。A、增大主存容量（Cache大小不变）B、增加Cache的块数（块的大小不变）C、减小组的大小（块的大小不变）D、减小块的大小（组的大小不变）
以下关于CPU与主存之间增加高速缓存（Cache）的叙述中，错误的是（）。A、Cache扩充了主存储器的容量B、Cache可以降低由于CPU与主存之间的速度差异造成的系统性能影响C、Cache的有效性是利用了对主存储器访问的局部性特征D、Cache中通常保存着主存储器中部分内容的一份副本
已知cache1采用直接映射方式，共16行，块大小为1个字，缺失损失为8个时钟周期；cache2也采用直接映射方式，共4行，块大小为4个字，缺失损失为11个时钟周期。假定开始时cache为空，采用字编址方式。要求找出一个访问地址序列，使得cache2具有更低的缺失率，但总的缺失损失反而比cache1大。
问答题假定有三个处理器，分别带有以下不同的cache：cache1：采用直接映射方式，块大小为1个字，指令和数据的缺失率分别为4%和6%；cache2：采用直接映射方式，块大小为4个字，指令和数据的缺失率分别为2%和4%；cache3：采用2-路组相联映射方式，块大小为4个字，指令和数据的缺失率分别为2%和3%。在这些处理器上运行相同的程序，该程序的CPI为2.0，其中有一半是访存指令。若缺失损失为（块大小+6）个时钟周期，处理器1和处理器2的时钟周期都为420ps，带有cache3的处理器3的时钟周期为450ps。请问：哪个处理器因cache缺失而引起的额外开销最大？哪个处理器执行速度最快？
单选题采用组相联映像的Cache存储器，为提高其等效性访问速度应（）。A增大主存容量（Cache大小不变）B增加Cache的块数（块的大小不变）C减小组的大小（块的大小不变）D减小块的大小（组的大小不变）
单选题组相联映像、LRU替换的Cache存储器，不影响Cache命中率的是（）。A增加Cache中的块数B增大组的大小C增大主存容量D增大块的大小